- 您现在的位置：买卖IC网 > PDF目录239729 > IV80C52EXXX-25:RD (ATMEL CORP) 8-BIT, MROM, 25 MHz, MICROCONTROLLER, PQFP44 PDF资料下载
参数资料
| 型号： | IV80C52EXXX-25:RD |
| 厂商： | ATMEL CORP |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, MROM, 25 MHz, MICROCONTROLLER, PQFP44 |
| 封装： | 1.40 MM HEIGHT, VQFP-44 |
| 文件页数： | 14/134页 |
| 文件大小： | 3805K |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页当前第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页
110
8011Q–AVR–02/2013
ATmega164P/324P/644P
Bit 2 – OCF0B: Timer/Counter 0 Output Compare B Match Flag
The OCF0B bit is set when a Compare Match occurs between the Timer/Counter and the data in
OCR0B – Output Compare Register0 B. OCF0B is cleared by hardware when executing the cor-
responding interrupt handling vector. Alternatively, OCF0B is cleared by writing a logic one to
the flag. When the I-bit in SREG, OCIE0B (Timer/Counter Compare B Match Interrupt Enable),
and OCF0B are set, the Timer/Counter Compare Match Interrupt is executed.
Bit 1 – OCF0A: Timer/Counter 0 Output Compare A Match Flag
The OCF0A bit is set when a Compare Match occurs between the Timer/Counter0 and the data
in OCR0A – Output Compare Register0. OCF0A is cleared by hardware when executing the cor-
responding interrupt handling vector. Alternatively, OCF0A is cleared by writing a logic one to
the flag. When the I-bit in SREG, OCIE0A (Timer/Counter0 Compare Match Interrupt Enable),
and OCF0A are set, the Timer/Counter0 Compare Match Interrupt is executed.
Bit 0 – TOV0: Timer/Counter0 Overflow Flag
The bit TOV0 is set when an overflow occurs in Timer/Counter0. TOV0 is cleared by hardware
when executing the corresponding interrupt handling vector. Alternatively, TOV0 is cleared by
writing a logic one to the flag. When the SREG I-bit, TOIE0 (Timer/Counter0 Overflow Interrupt
Enable), and TOV0 are set, the Timer/Counter0 Overflow interrupt is executed.
The setting of this flag is dependent of the WGM02:0 bit setting. Refer to Table 12-8, ”Waveform
相关PDF资料 |
PDF描述 |
|---|---|
| IDT75T43100S66BS | SPECIALTY MICROPROCESSOR CIRCUIT, PBGA304 |
| IDT79RC64T575250DPI | 64-BIT, 250 MHz, RISC PROCESSOR, PQFP208 |
| IDT79R3081-40DL8 | 32-BIT, 40 MHz, RISC PROCESSOR, PQCC84 |
| ICS84325EM | 250 MHz, OTHER CLOCK GENERATOR, PDSO24 |
| ICS84427BM | 625 MHz, OTHER CLOCK GENERATOR, PDSO24 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IV-811MX | 制造商:Digital ID View 功能描述:8 CH H.264 DVR USB REMOTENO HDD 制造商:DIGITAL IDVIEW 功能描述:8 CH H.264 DVR USB REMOTE NO HDD |
| IV-811Z-960H-1000 | 制造商:Digital ID View 功能描述:8-Channel 960H i-Cloud Series DVR with 1TB HDD |
| IV-811Z-960H-500 | 制造商:Digital ID View 功能描述:8-Channel 960H i-Cloud Series DVR with 500GB HDD 制造商:DIGITAL IDVIEW 功能描述:8-CHNL ICLOUD 960H DVR 500GB HDD HDMI OUT |
| IV-811ZAECO-1000 | 制造商:Digital ID View 功能描述:8 Ch H.264 DVR D1 1Tbb Dvd |
| IV-811ZAECO-500 | 制造商:Digital ID View 功能描述:8 Ch H.264 DVR D1 500GB Dvd |
发布紧急采购，3分钟左右您将得到回复。