- 您现在的位置：买卖IC网 > PDF目录177662 > LC4512B-35FN256C (LATTICE SEMICONDUCTOR CORP) PDF资料下载
参数资料
| 型号： | LC4512B-35FN256C |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | PLD |
| 中文描述： | EE PLD, 3.5 ns, PBGA256 |
| 封装： | LEAD FREE, FPBGA-256 |
| 文件页数： | 30/99页 |
| 文件大小： | 441K |
| 代理商： | LC4512B-35FN256C |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页当前第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页
Lattice Semiconductor
ispMACH 4000V/B/C/Z Family Data Sheet
36
ispMACH 4000V/B/C Timing Adders
1 (Cont.)
Adder
Type
Base
Parameter
Description
-5
-75
-10
Units
Min.
Max.
Min.
Max.
Min.
Max.
Optional Delay Adders
tINDIO
tINREG
Input register delay
—
1.00
—
1.00
—
1.00
ns
tEXP
tMCELL
Product term expander delay
—
0.33
—
0.33
—
0.33
ns
tORP
—
Output routing pool delay
—
0.05
—
0.05
—
0.05
ns
tBLA
tROUTE
Additional block loading adder
—
0.05
—
0.05
—
0.05
ns
tIOI Input Adjusters
LVTTL_in
tIN, tGCLK_IN,
tGOE
Using LVTTL standard
—
0.60
—
0.60
—
0.60
ns
LVCMOS33_in
tIN, tGCLK_IN,
tGOE
Using LVCMOS 3.3 standard
—
0.60
—
0.60
—
0.60
ns
LVCMOS25_in
tIN, tGCLK_IN,
tGOE
Using LVCMOS 2.5 standard
—
0.60
—
0.60
—
0.60
ns
LVCMOS18_in
tIN, tGCLK_IN,
tGOE
Using LVCMOS 1.8 standard
—
0.00
—
0.00
—
0.00
ns
PCI_in
tIN, tGCLK_IN,
tGOE
Using PCI compatible input
—
0.60
—
0.60
—
0.60
ns
tIOO Output Adjusters
LVTTL_out
tBUF, tEN, tDIS Output congured as TTL buffer
—
0.20
—
0.20
—
0.20
ns
LVCMOS33_out tBUF, tEN, tDIS Output congured as 3.3V buffer
—
0.20
—
0.20
—
0.20
ns
LVCMOS25_out tBUF, tEN, tDIS Output congured as 2.5V buffer
—
0.10
—
0.10
—
0.10
ns
LVCMOS18_out tBUF, tEN, tDIS Output congured as 1.8V buffer
—
0.00
—
0.00
—
0.00
ns
PCI_out
tBUF, tEN, tDIS
Output congured as PCI compatible
buffer
—
0.20
—
0.20
—
0.20
ns
Slow Slew
tBUF, tEN
Output congured for slow slew rate
—
1.00
—
1.00
—
1.00
ns
Note: Open drain timing is the same as corresponding LVCMOS timing.
Timing v.3.2
1. Refer to Technical Note TN1004: ispMACH 4000 Timing Model Design and Usage Guidelines for information regarding use of these adders.
相关PDF资料 |
PDF描述 |
|---|---|
| LC4256B-5FN256BC | |
| LC4256C-5FN256BC | |
| LC4256B-10FN256BI | |
| LC4256V-5FN256BC | |
| LC4512B-75FN256C | |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LC4512B-35FN256C1 | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LC4512B-35FT256C | 功能描述:CPLD - 复杂可编程逻辑器件 ispJTAG 2.5V 3.5ns 512MC 208 I/O RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LC4512B-35FTN256C | 功能描述:CPLD - 复杂可编程逻辑器件 ispJTAG 2.5V 3.5ns 512MC 208 I/O RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LC4512B-35T176C | 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LC4512B-35TN176C | 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
发布紧急采购，3分钟左右您将得到回复。