- 您现在的位置：买卖IC网 > PDF目录39192 > LC89052T SPECIALTY CONSUMER CIRCUIT, PDSO24 PDF资料下载
参数资料
| 型号： | LC89052T |
| 元件分类： | 消费家电 |
| 英文描述： | SPECIALTY CONSUMER CIRCUIT, PDSO24 |
| 封装： | 0.225 INCH, TSSOP-24 |
| 文件页数： | 6/42页 |
| 文件大小： | 482K |
| 代理商： | LC89052T |
第1页第2页第3页第4页第5页当前第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页
LC89052T
No.7457-14/42
The tables below show the output clocks generated in the XIN and PLL clock source modes.
Table 8.5 XIN Output Clocks in Clock Source Mode (XISEL2 = "0", PLL unlocked state or forced setting)
PLLCK1
PLLCK0
XISEL1
XISEL0
CKOUT pin
BCK pin
LRCK pin
0
11.2896MHz
2.8224MHz
44.1kHz
0
1
12.2880MHz
3.0720MHz
48kHz
0
1
0
16.9344MHz
4.2336MHz
66.15kHz
0
1
0
11.2896MHz
1.8816MHz
29.4kHz
0
1
0
1
12.2880MHz
2.0480MHz
32kHz
0
1
0
16.9344MHz
2.8224MHz
44.1kHz
1
0
11.2896MHz
2.8224MHz
44.1kHz
1
0
1
12.2880MHz
3.0720MHz
48kHz
1
0
1
0
16.9344MHz
4.2336MHz
66.15kHz
1
0
11.2896MHz
2.8224MHz
44.1kHz
1
0
1
12.2880MHz
3.0720MHz
48kHz
1
0
16.9344MHz
4.2336MHz
66.15kHz
Table 8.6 XIN Output Clocks in Clock Source Mode (XISEL2 = "1", PLL unlocked state or forced setting)
PLLCK1
PLLCK0
XISEL1
XISEL0
CKOUT pin
BCK pin
LRCK pin
0
22.5792MHz
5.6448MHz
88.2kHz
0
1
24.5760MHz
6.1440MHz
96kHz
0
1
0
33.8688MHz
8.4672MHz
132.3kHz
0
1
0
22.5792MHz
3.7632MHz
58.8kHz
0
1
0
1
24.5760MHz
4.0960MHz
64kHz
0
1
0
33.8688MHz
5.6448MHz
88.2kHz
1
0
22.5792MHz
5.6448MHz
88.2kHz
1
0
1
24.5760MHz
6.1440MHz
96kHz
1
0
1
0
33.8688MHz
8.4672MHz
132.3kHz
1
0
22.5792MHz
5.6448MHz
88.2kHz
1
0
1
24.5760MHz
6.1440MHz
96kHz
1
0
33.8688MHz
8.4672MHz
132.3kHz
Table 8.7 PLL Output Clocks in Clock Source Mode (PLL locked state)
PLLCK1
PLLCK0
CKOUT pin
BCK pin
LRCK pin
0
256fs
64fs
fs
0
1
384fs
64fs
fs
1
0
512fs
64fs
fs
1
256fs
64fs
fs
The CKOUT output clock frequency can be set to 1/2 of its normal value with MCKHFO, regardless of the PLL
locked/unlocked state. Clock switching with this setting can be done without unlocking the PLL but clock continuity
is not maintained.
If the audio output format is set to bi-phase data output, the BCK output clock frequency is doubled to 128fs when the
PLL circuit is locked. However, when unlocked, a BCK signal shown in the above tables is output. Note that the
clock continuity is not maintained when this output format is set.
相关PDF资料 |
PDF描述 |
|---|---|
| LC89060M | PARALLEL, WORD INPUT LOADING, 6-BIT DAC, PDSO20 |
| LC89060 | PARALLEL, WORD INPUT LOADING, 6-BIT DAC, PDIP16 |
| LC89066 | 1-CH 6-BIT FLASH METHOD ADC, PARALLEL ACCESS, PDIP16 |
| LC89066M | 1-CH 6-BIT FLASH METHOD ADC, PARALLEL ACCESS, PDSO20 |
| LC89080 | TRIPLE, PARALLEL, 8 BITS INPUT LOADING, 8-BIT DAC, PDIP42 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LC89052TA-E | 功能描述:音频发送器、接收器、收发器 RoHS:否 制造商:Cirrus Logic 工作电源电压:3.3 V, 5 V 电源电流:11.8 mA 通道数量:1 最大工作温度:+ 70 C 接口类型:I2C, SPI 安装风格:SMD/SMT 封装 / 箱体:TSSOP-28 封装: |
| LC89052TA-TLM-E | 功能描述:音频发送器、接收器、收发器 RoHS:否 制造商:Cirrus Logic 工作电源电压:3.3 V, 5 V 电源电流:11.8 mA 通道数量:1 最大工作温度:+ 70 C 接口类型:I2C, SPI 安装风格:SMD/SMT 封装 / 箱体:TSSOP-28 封装: |
| LC89052THS-E | 制造商:ON Semiconductor 功能描述:AUDIO I/F RECEIVER |
| LC890561W | 制造商:SANYO 制造商全称:Sanyo Semicon Device 功能描述:CMOS IC Digital Audio Interface Receiver with Built-in Data Buffer Memory |
| LC890561W-E | 功能描述:音频发送器、接收器、收发器 RoHS:否 制造商:Cirrus Logic 工作电源电压:3.3 V, 5 V 电源电流:11.8 mA 通道数量:1 最大工作温度:+ 70 C 接口类型:I2C, SPI 安装风格:SMD/SMT 封装 / 箱体:TSSOP-28 封装: |
发布紧急采购，3分钟左右您将得到回复。