参数资料
型号: LCMXO1200C-5FTN256C
厂商: Lattice Semiconductor Corporation
文件页数: 40/88页
文件大小: 0K
描述: IC PLD 1200LUTS 211I/O 256-BGA
标准包装: 90
系列: MachXO
可编程类型: 系统内可编程
最大延迟时间 tpd(1): 3.6ns
电压电源 - 内部: 1.71 V ~ 3.465 V
宏单元数: 600
输入/输出数: 211
工作温度: 0°C ~ 85°C
安装类型: 表面贴装
封装/外壳: 256-LBGA
供应商设备封装: 256-FTBGA(17x17)
包装: 托盘
其它名称: 220-1180
DC and Switching Characteristics
MachXO Family Data Sheet
sysCLOCK PLL Timing
Over Recommended Operating Conditions
Parameter
Descriptions
Conditions
Min.
Max.
Units
25
420
MHz
f IN
f OUT
f OUT2
f VCO
Input Clock Frequency (CLKI, CLKFB)
Output Clock Frequency (CLKOP, CLKOS)
K-Divider Output Frequency (CLKOK)
PLL VCO Frequency
Input Divider (M) = 1;
Feedback Divider (N) <= 4 5, 6
18
25
0.195
420
25
420
210
840
MHz
MHz
MHz
MHz
25
MHz
f PFD
Phase Detector Input Frequency
Input Divider (M) = 1; ?
Feedback Divider (N) <= 4 5, 6
18
25
MHz
AC Characteristics
t PH
t DT
4
t OPJIT 1
t SK
t W
t LOCK 2
t PA
t IPJIT
t FBKDLY
t HI
t LO
t RST
Output Clock Duty Cycle
Output Phase Accuracy
Output Clock Period Jitter
Input Clock to Output Clock Skew
Output Clock Pulse Width
PLL Lock-in Time
Programmable Delay Unit
Input Clock Period Jitter
External Feedback Delay
Input Clock High Time
Input Clock Low Time
RST Pulse Width
Default duty cycle selected 3
f OUT >= 100 MHz
f OUT < 100 MHz
Divider ratio = integer
At 90% or 10% 3
f OUT ? 100 MHz
f OUT < 100 MHz
90% to 90%
10% to 10%
45
1
100
0.5
0.5
10
55
0.05
+/-120
0.02
+/-200
150
450
+/-200
0.02
10
%
UI
ps
UIPP
ps
ns
μs
ps
ps
UI
ns
ns
ns
ns
1.
2.
3.
4.
5.
6.
Jitter sample is taken over 10,000 samples of the primary PLL output with a clean reference clock.
Output clock is valid after t LOCK for PLL reset and dynamic delay adjustment.
Using LVDS output buffers.
CLKOS as compared to CLKOP output.
When using an input frequency less than 25 MHz the output frequency must be less than or equal to 4 times the input frequency.
The on-chip oscillator can be used to provide reference clock input to the PLL provided the output frequency restriction for clock
inputs below 25 MHz are followed.
Rev. A 0.19
3-14
相关PDF资料
PDF描述
MAX8559ETAG2+T IC REG LDO 3V/1.8V .3A 8-TDFN
NCP1013AP100G IC OFFLINE SWITCH SMPS OVP 8DIP
VE-2WY-CW-F1 CONVERTER MOD DC/DC 3.3V 66W
GSM08DSUS CONN EDGECARD 16POS DIP .156 SLD
NCP1014AP065G IC OFFLINE SWIT SMPS CM OVP 8DIP
相关代理商/技术参数
参数描述
LCMXO1200C-5M132C 功能描述:CPLD - 复杂可编程逻辑器件 1200 LUTs 101 IO 1.8 /2.5/3.3V -5 Spd RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
LCMXO1200C-5MN132C 功能描述:CPLD - 复杂可编程逻辑器件 1200 LUTs 101 IO 1.8 /2.5/3.3V -5 Spd RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
LCMXO1200C-5T100C 功能描述:CPLD - 复杂可编程逻辑器件 1200 LUTs 73 IO 1.8/ 2.5/3.3V -5 Spd RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
LCMXO1200C-5T144C 功能描述:CPLD - 复杂可编程逻辑器件 1200 LUTs 113 IO 1.8 /2.5/3.3V -5 Spd RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
LCMXO1200C-5TN100C 功能描述:CPLD - 复杂可编程逻辑器件 1200 LUTS 73 I/O RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100