- 您现在的位置：买卖IC网 > PDF目录19780 > LCMXO1200E-5TN144C (Lattice Semiconductor Corporation)IC FPGA 1.2KLUTS 144TQFP PDF资料下载
参数资料
| 型号： | LCMXO1200E-5TN144C |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 6/88页 |
| 文件大小： | 0K |
| 描述： | IC FPGA 1.2KLUTS 144TQFP |
| 标准包装： | 60 |
| 系列： | MachXO |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 3.6ns |
| 电压电源 - 内部： | 1.14 V ~ 1.26 V |
| 宏单元数： | 600 |
| 输入/输出数： | 113 |
| 工作温度： | 0°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 144-LQFP |
| 供应商设备封装： | 144-TQFP（20x20） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页当前第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页
Architecture
MachXO Family Data Sheet
Figure 2-3. Top View of the MachXO256 Device
Programmable Function
JTAG Port
Units without RAM (PFFs)
PIOs Arranged
into sysIO Banks
Programmable
Function
Units with
RAM (PFUs)
PFU Blocks
The core of the MachXO devices consists of PFU and PFF blocks. The PFUs can be programmed to perform
Logic, Arithmetic, Distributed RAM, and Distributed ROM functions. PFF blocks can be programmed to perform
Logic, Arithmetic, and Distributed ROM functions. Except where necessary, the remainder of this data sheet will
use the term PFU to refer to both PFU and PFF blocks.
Each PFU block consists of four interconnected Slices, numbered 0-3 as shown in Figure 2-4. There are 53 inputs
and 25 outputs associated with each PFU block.
Figure 2-4. PFU Diagram
From
Routing
FCIN
LUT4 &
CARRY
LUT4 &
CARRY
LUT4 &
CARRY
LUT4 &
CARRY
LUT4 &
CARRY
LUT4 &
CARRY
LUT4 &
CARRY
LUT4 &
CARRY
FCO
Slice 0
Slice 1
Slice 2
Slice 3
D
FF/
Latch
D
FF/
Latch
D
FF/
Latch
D
FF/
Latch
D
FF/
Latch
D
FF/
Latch
D
FF/
Latch
D
FF/
Latch
To
Routing
Slice
Each Slice contains two LUT4 lookup tables feeding two registers (programmed to be in FF or Latch mode), and
some associated logic that allows the LUTs to be combined to perform functions such as LUT5, LUT6, LUT7, and
LUT8. There is control logic to perform set/reset functions (programmable as synchronous/asynchronous), clock
select, chip-select, and wider RAM/ROM functions. Figure 2-5 shows an overview of the internal logic of the Slice.
The registers in the Slice can be configured for positive/negative and edge/level clocks.
2-3
相关PDF资料 |
PDF描述 |
|---|---|
| TAP106K016BRS | CAP TANT 10UF 16V 10% RADIAL |
| GSC43DRAI | CONN EDGECARD 86POS R/A .100 SLD |
| LCMXO1200C-5TN144C | IC PLD 1200LUTS 101I/O 144TQFP |
| TAP106K010SRW | CAP TANT 10UF 10V 10% RADIAL |
| LCMXO1200C-4TN144I | IC PLD 1200LUTS 113I/O 144-TQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LCMXO1200LUTSC-3FT256C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:MachXO Family Data Sheet |
| LCMXO1200LUTSC-3FT256CES | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:MachXO Family Data Sheet |
| LCMXO1200LUTSC-3FT256I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:MachXO Family Data Sheet |
| LCMXO1200LUTSC-3FT256IES | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:MachXO Family Data Sheet |
| LCMXO1200LUTSC-3FT324C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:MachXO Family Data Sheet |
发布紧急采购，3分钟左右您将得到回复。