M392T5160CJA-CCC PDF资料下载(3/30 页)512M X 72 DDR DRAM MODULE, 0.6 ns, DMA240

您好，
买卖IC网欢迎您。
请登录
免费注册

您现在的位置：买卖IC网 > PDF目录296386 > M392T5160CJA-CCC 512M X 72 DDR DRAM MODULE, 0.6 ns, DMA240 PDF资料下载

参数资料

型号：	M392T5160CJA-CCC
元件分类：	DRAM
英文描述：	512M X 72 DDR DRAM MODULE, 0.6 ns, DMA240
封装：	DIMM-240
文件页数：	3/30页
文件大小：	718K
代理商：	M392T5160CJA-CCC

Rev. 1.3 July 2007

RDIMM

DDR2 SDRAM

11 of 30

(populated as 2 rank of x4 DDR2 SDRAMs)

A0

Serial PD

A1 A2

SA0 SA1 SA2

SCL

SDA

VSS

D0 - D35

VDD/VDDQ

D0 - D35

VREF

VDDSPD

Serial PD

WP

P

L

OE

CK0

RESET

PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D35

PCK7 -> CK : Register

1:2

R

E

G

I

S

T

E

R

RST

S1*

BA0-BA1

A0-A13

RAS

CAS

WE

CKE0

CKE1

RESET**

PCK7**

RS1-> CS : DDR2 SDRAMs D18-D35

RBA0-RBA1 -> BA0-BA1 : DDR2 SDRAMs D0-D35

RA0-RA13 -> A0-A13 : DDR2 SDRAMs D0-D35

RRAS -> RAS : DDR2 SDRAMs D0-D35

RCAS -> CAS : DDR2 SDRAMs D0-D35

RWE -> WE : DDR2 SDRAMs D0-D35

RCKE0 -> CKE : DDR2 SDRAMs D0-D17

RCKE1 -> CKE : DDR2 SDRAMs D18-D35

ODT0

ODT1

RODT0 -> ODT0 : DDR2 SDRAMs D0-D17

RODT1 -> ODT1 : DDR2 SDRAMs D18-D35

S0*

RSO-> CS : DDR2 SDRAMs D0-D17

VSS

RS0

DQS0

DM

CS DQS DQS

DQ0

DQ1

DQ2

DQ3

I/O 0

I/O 1

I/O 2

I/O 3

D0

DM0/DQS9

NC/DQS9

DM

CS DQS DQS

DQ4

DQ5

DQ6

DQ7

I/O 0

I/O 1

I/O 2

I/O 3

D9

DQS1

DM

CS DQS DQS

DQ8

DQ9

DQ10

DQ11

I/O 0

I/O 1

I/O 2

I/O 3

D1

DM1/DQS10

NC/DQS10

DM

CS DQS DQS

DQ12

DQ13

DQ14

DQ15

I/O 0

I/O 1

I/O 2

I/O 3

D10

DQS2

DM

CS DQS DQS

DQ16

DQ17

DQ18

DQ19

I/O 0

I/O 1

I/O 2

I/O 3

D2

DM2/DQS11

NC/DQS11

DM

CS DQS DQS

DQ20

DQ21

DQ22

DQ23

I/O 0

I/O 1

I/O 2

I/O 3

D11

DQS3

DM

CS DQS DQS

DQ24

DQ25

DQ26

DQ27

I/O 0

I/O 1

I/O 2

I/O 3

D3

DM3/DQS12

NC/DQS12

DM

CS DQS DQS

DQ28

DQ29

DQ30

DQ31

I/O 0

I/O 1

I/O 2

I/O 3

D12

DQS5

DM

CS DQS DQS

DQ40

DQ41

DQ42

DQ43

I/O 0

I/O 1

I/O 2

I/O 3

D5

DM5/DQS14

NC/DQS14

DM

CS DQS DQS

DQ44

DQ45

DQ46

DQ47

I/O 0

I/O 1

I/O 2

I/O 3

D14

DQS4

DM

CS DQS DQS

DQ32

DQ33

DQ34

DQ35

I/O 0

I/O 1

I/O 2

I/O 3

D4

DM4/DQS13

NC/DQS13

DM

CS DQS DQS

DQ36

DQ37

DQ38

DQ39

I/O 0

I/O 1

I/O 2

I/O 3

D13

DQS6

DM

CS DQS DQS

DQ48

DQ49

DQ50

DQ51

I/O 0

I/O 1

I/O 2

I/O 3

D6

DM6/DQS15

NC/DQS15

DM

CS DQS DQS

DQ52

DQ53

DQ54

DQ55

I/O 0

I/O 1

I/O 2

I/O 3

D15

DQS8

DM

CS DQS DQS

CB0

CB1

CB2

CB3

I/O 0

I/O 1

I/O 2

I/O 3

D8

DM8/DQS17

NC/DQS17

DM

CS DQS DQS

CB4

CB5

CB6

CB7

I/O 0

I/O 1

I/O 2

I/O 3

D17

DQS7

DM

CS DQS DQS

DQ56

DQ57

DQ58

DQ59

I/O 0

I/O 1

I/O 2

I/O 3

D7

DM7DQS16

NC/DQS16

DM

CS DQS DQS

DQ60

DQ61

DQ62

DQ63

I/O 0

I/O 1

I/O 2

I/O 3

D16

DM/

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D18

DM/

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D19

DM/

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D20

DM

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D21

DM

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D23

DM

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D22

DM

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D24

DM

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D26

DM

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D25

DM

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D27

DM

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D28

DM

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D29

DM

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D30

DM

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D32

DM

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D31

DM

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D33

DM

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D35

DM

CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

D34

RS1

* S0 connects to DCS and S1 connects to CSR on a pair of Registers,

S1 connects to DCS and S0 connects to CSR on another pair of Registers.

** RESET, PCK7 and PCK7 connects to all Registers.

Other signals connect to one pair of four Registers.

Signals for Address and Command Parity Function

VSS

PAR_IN

C1

C2

PPO1

QERR

Register A

PAR_IN1

100K ohms

The resistors on Par_In, A13, A14, A15, BA2 and the

signal line of Err_Out refer to the section: "Register

Options for Unused Address inputs"

VDD

C1

C2

PPO1

QERR

Err_Out

Register B

PAR_IN1

PPO2

PAR_IN2

PPO2

PAR_IN2

7.5 4GB, 512MBx72 Module - M392T5160CJA

相关PDF资料	PDF描述
M3933/14-02N	0 MHz - 12400 MHz RF/MICROWAVE FIXED ATTENUATOR
MIL-A-3933/14-02	0 MHz - 12400 MHz RF/MICROWAVE FIXED ATTENUATOR
MIL-A-3933/14-14	0 MHz - 12400 MHz RF/MICROWAVE FIXED ATTENUATOR
M3933/14-18S	0 MHz - 12400 MHz RF/MICROWAVE FIXED ATTENUATOR
MIL-A-3933/14-17	0 MHz - 12400 MHz RF/MICROWAVE FIXED ATTENUATOR

相关代理商/技术参数	参数描述
M392T5160CJA-CF7	制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:DDR2 Registered SDRAM MODULE
M392T5160QJMA	制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:DDR2 SDRAM Memory
M392T5660FBA	制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:DDR2 SDRAM Memory
M392T5660QZHA	制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:DDR2 SDRAM Memory
M392T5663FBA	制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:DDR2 SDRAM Memory

发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

*型号	*数量	厂商	批号	封装

添加更多采购

我的联系方式

*

*

*