- 您现在的位置：买卖IC网 > PDF目录132989 > MC56F8013VFAER2 (FREESCALE SEMICONDUCTOR INC) 0-BIT, 8 MHz, OTHER DSP, PQFP32 PDF资料下载
参数资料
| 型号： | MC56F8013VFAER2 |
| 厂商： | FREESCALE SEMICONDUCTOR INC |
| 元件分类： | 数字信号处理 |
| 英文描述： | 0-BIT, 8 MHz, OTHER DSP, PQFP32 |
| 封装： | ROHS COMPLIANT, LQFP-32 |
| 文件页数： | 15/125页 |
| 文件大小： | 1702K |
| 代理商： | MC56F8013VFAER2 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页当前第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页
Inter-Integrated Circuit Interface (I2C) Timing
56F8013/56F8011 Data Sheet, Rev. 11
Freescale Semiconductor
111
10.12 Inter-Integrated Circuit Interface (I2C) Timing
Table 10-17 I2C Timing
Characteristic
Symbol
Standard Mode
Fast Mode
Unit
Minimum
Maximum
Minimum
Maximum
SCL Clock Frequency
fSCL
0100
0400
kHz
Hold time (repeated )
START condition. After
this period, the first clock
pulse is generated.
tHD; STA
4.0
0.6
μs
LOW period of the SCL
clock
tLOW
4.7
1.25
μs
HIGH period of the SCL
clock
tHIGH
4.0
0.6
μs
Set-up time for a repeated
START condition
tSU; STA
4.7
0.6
μs
Data hold time for I2C bus
devices
tHD; DAT
01
1. A device must internally provide a hold time of at least 300ns for the SDA signal (referred to the VIH min of the SCL
signal) to bridge the undefined region of the falling edge of SCL.
3.452
2. The maximum tHD; DAT has only to be met if the device does not stretch the LOW period (tLOW) of the SCL signal.
01
0.92
μs
Data set-up time
tSU; DAT
250
1003
3. A Fast mode I2C bus device can be used in a Standard mode I2C bus system, but the requirement tSU; DAT > = 250ns
must then be met. This will automatically be the case if the device does not stretch the LOW period of the SCL signal.
If such a device does stretch the LOW period of the SCL signal, it must output the next data bit to the SDA line
trmax + tSU; DAT = 1000 + 250 = 1250ns (according to the Standard mode I
2C bus specification) before the SCL line is
released.
ns
Rise time of both SDA and
SCL signals
tr
1000
2 +0.1Cb
4
4. Cb = total capacitance of the one bus line in pF.
300
ns
Fall time of both SDA and
SCL signals
tf
300
2 +0.1Cb
4
300
ns
Set-up time for STOP
condition
tSU; STO
4.0
0.6
μs
Bus free time between
STOP and START
condition
tBUF
4.7
1.3
μs
Pulse width of spikes that
must be suppressed by
the input filter
tSP
N/A
0.0
50
ns
相关PDF资料 |
PDF描述 |
|---|---|
| MCIMX31VKN5BR2 | 532 MHz, MICROPROCESSOR, PBGA457 |
| MK5811CMLF | 32 MHz, OTHER CLOCK GENERATOR, PDSO8 |
| MCIMX27VJP4A | 32-BIT, 400 MHz, MICROPROCESSOR, PBGA404 |
| MCF52212AE50 | 32-BIT, FLASH, 50 MHz, RISC MICROCONTROLLER, PQFP64 |
| MB95F104AJSPMC | 16-BIT, FLASH, 16.25 MHz, RISC MICROCONTROLLER, PQFP64 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC56F8014 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:16-bit Digital Signal Controllers |
| MC56F8014E | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:16-bit Digital Signal Controllers |
| MC56F8014MFAE | 功能描述:数字信号处理器和控制器 - DSP, DSC 16Bit DSPHC RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| MC56F8014VFAE | 功能描述:数字信号处理器和控制器 - DSP, DSC 16 BIT DSPHC BAHAMAS RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| MC56F8023 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:16-bit Digital Signal Controllers |
发布紧急采购，3分钟左右您将得到回复。