参数资料
| 型号： | MC68711E20VFNE2 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 134/138页 |
| 文件大小： | 0K |
| 描述： | IC MCU 8BIT 52-PLCC |
| 标准包装： | 23 |
| 系列： | HC11 |
| 核心处理器： | HC11 |
| 芯体尺寸： | 8-位 |
| 速度： | 4MHz |
| 连通性： | SCI，SPI |
| 外围设备： | POR，WDT |
| 输入/输出数： | 38 |
| 程序存储器容量： | 20KB（20K x 8） |
| 程序存储器类型： | OTP |
| EEPROM 大小： | 512 x 8 |
| RAM 容量： | 768 x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 4.5 V ~ 5.5 V |
| 数据转换器： | A/D 8x8b |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 105°C |
| 封装/外壳： | 52-LCC（J 形引线） |
| 包装： | 管件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页当前第134页第135页第136页第137页第138页
Output Compare (OC)
MC68HC711D3 Data Sheet, Rev. 2.1
Freescale Semiconductor
95
8.4.6 Timer Control 1 Register
The bits of the timer control 1 register (TCTL1) specify the action taken as a result of a successful OCx
compare.
OM2–OM5 — Output Mode Bits
OL2–OL5 — Output Level Bits
These control bit pairs are encoded to specify the action taken after a successful OCx compare. OC5
functions only if the I4/O5 bit in the PACTL register is clear. Refer to Table 8-3 for the coding.
8.4.7 Timer Interrupt Mask 1 Register
The timer interrupt mask 1 register (TMSK1) is an 8-bit register used to enable or inhibit the timer input
capture and output compare interrupts.
OC1I–OC4I — Output Compare x Interrupt Enable Bits
If the OCxI enable bit is set when the OCxF flag bit is set, a hardware interrupt sequence is requested.
I4/O5I — Input Capture 4 or Output Compare 5 Interrupt Enable Bit
When I4/O5 in PACTL is one, I4/O5I is the input capture 4 interrupt enable bit. When I4/O5 in PACTL
is 0, I4/O5I is the output compare 5 interrupt enable bit.
IC1I–IC3I — Input Capture x Interrupt Enable Bits
If the ICxI enable bit is set when the ICxF flag bit is set, a hardware interrupt sequence is requested.
NOTE
Bits in TMSK1 correspond bit for bit with flag bits in TFLG1. Ones in TMSK1
enable the corresponding interrupt sources.
Address:
$0020
Bit 7
654321
Bit 0
Read:
OM2OL2
OM3OL3
OM4OL4
OM5OL5
Write:
Reset:
00000000
Figure 8-11. Timer Control 1 Register (TCTL1)
Table 8-3. Timer Output Compare Actions
OMx
OLx
Action Taken on Successful Compare
0
Timer disconnected from output pin logic
0
1
Toggle OCx output line
1
0
Clear OCx output line to 0
1
Set OCx output line to 1
Address:
$0022
Bit 7
654321
Bit 0
Read:
OC1I
OC2I
OC3I
OC4I
I4/O5I
IC1I
IC2I
IC3I
Write:
Reset:
00000000
Figure 8-12. Timer Interrupt Mask 1 Register (TMSK1)
相关PDF资料 |
PDF描述 |
|---|---|
| MC68882RC50A | IC COPROCESSOR FLOAT PT 68-PGA |
| MC68908GR16CFJE | IC MCU 16K FLASH 8MHZ SPI 32LQFP |
| MC68E360ZQ25VLR2 | IC MPU QUICC 32BIT 357-PBGA |
| MC68EC000EI8R2 | IC MPU 32BIT 85MHZ 68-PLCC |
| MC68EC030FE25CB1 | IC MPU 32BIT ENH 25MHZ 132-CQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC6875 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:CLOCK GENERATOR/DRIVER (SCHOTTKY MONOLITHIC INTEGRATED CIRCUIT) |
| MC6875A | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:CLOCK GENERATOR/DRIVER (SCHOTTKY MONOLITHIC INTEGRATED CIRCUIT) |
| MC6875AL | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:CLOCK GENERATOR/DRIVER (SCHOTTKY MONOLITHIC INTEGRATED CIRCUIT) |
| MC6875L | 制造商:MOTOROLA 功能描述:IC |
| MC688 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:INTEGRATED CIRCUITS |
发布紧急采购，3分钟左右您将得到回复。