参数资料
型号: MC68HC05F32CFU
厂商: MOTOROLA INC
元件分类: 微控制器/微处理器
英文描述: 8-BIT, MROM, 1.789 MHz, MICROCONTROLLER, PQFP80
封装: QFP-80
文件页数: 164/198页
文件大小: 2335K
代理商: MC68HC05F32CFU
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页当前第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页
MOTOROLA
6-10
MC68HC05F32
16-BIT PROGRAMMABLE TIMER
6
6.3.2
Input capture register 2 (ICR2)
The two 8-bit registers that make up the 16-bit input capture register 2 are read-only, and are used
to latch the value of the free-running counter after the input capture edge detector circuit 2 senses
a valid transition at pin TCAP2. When an input capture 2 occurs, the corresponding ag IC2F in
TSR is set. An interrupt can also accompany an input capture 2 provided the IC2IE bit in TCR1 is
set. The 8 most signicant bits are stored in the input capture 2 high register at $0024, the 8 least
signicant bits in the input capture 2 low register at $0025.
The result obtained from an input capture will be one greater than the value of the free-running
counter on the rising edge of the internal bus clock preceding the external transition. This delay is
required for internal synchronization. Resolution is one count of the free-running counter, which is
four internal bus clock cycles. The free-running counter contents are transferred to the input
capture register 2 on each valid signal transition whether the input capture 2 ag (IC2F) is set or
clear. The input capture register 2 always contains the free-running counter value that corresponds
to the most recent input capture 2. After a read of the input capture register 2 MSB ($0024), the
counter transfer is inhibited until the LSB ($0025) is also read. This characteristic causes the time
used in the input capture software routine and its interaction with the main program to determine
the minimum pulse period. A read of the input capture register 2 LSB ($0024) does not inhibit the
free-running counter transfer since the two actions occur on opposite edges of the internal bus
clock.
Reset does not affect the contents of the input capture register 2, except when exiting STOP mode
Address
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
State
on reset
Input capture 2 high (ICR2H)
$0024
Undened
Input capture 2 low (ICR2L)
$0025
Undened
TPG
62
05F32Book Page 10 Tuesday, June 8, 1999 7:55 am
相关PDF资料
PDF描述
MC68HC705H12 8-BIT, EEPROM, 2 MHz, MICROCONTROLLER, PQCC52
MC68HC705J1AVDWR2 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDSO20
MC68HRC705J1ACDWR2 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDSO20
MC68HSC705J1ACDWR2 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDSO20
MC68HRC705J1ADWR2 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDSO20
相关代理商/技术参数
参数描述
MC68HC05F32CPU 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:a member of the M68HC05 family of HCMOS
MC68HC05F32FU 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:a member of the M68HC05 family of HCMOS
MC68HC05F32PU 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:a member of the M68HC05 family of HCMOS
MC68HC05F4 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:MECHANICAL DATA
MC68HC05F5 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:HCMOS Microcontroller Unit