- 您现在的位置：买卖IC网 > PDF目录11944 > MC705C9ACPE (Freescale Semiconductor)IC MCU 2.1MHZ 16K OTP 40-DIP PDF资料下载
参数资料
| 型号： | MC705C9ACPE |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 79/118页 |
| 文件大小： | 0K |
| 描述： | IC MCU 2.1MHZ 16K OTP 40-DIP |
| 标准包装： | 9 |
| 系列： | HC05 |
| 核心处理器： | HC05 |
| 芯体尺寸： | 8-位 |
| 速度： | 2.1MHz |
| 连通性： | SCI，SPI |
| 外围设备： | POR，WDT |
| 输入/输出数： | 24 |
| 程序存储器容量： | 16KB（16K x 8） |
| 程序存储器类型： | OTP |
| RAM 容量： | 352 x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 3 V ~ 5.5 V |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 40-DIP（0.600"，15.24mm） |
| 包装： | 管件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页当前第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页
Address Mark Wakeup
MC68HC05C9A Advance Information Data Sheet, Rev. 4.1
Freescale Semiconductor
63
9.9 Address Mark Wakeup
In address mark wakeup, the most significant bit (MSB) in a character is used to indicate whether it is an
address (logic 1) or data (logic 0) character. Sleeping receivers will wake up whenever an address
character is received. Systems using this method for wakeup would set the MSB of the first character of
each message and leave it clear for all other characters in the message. Idle periods may be present
within messages and no idle time is required between messages for this wakeup method.
9.10 Receive Data In (RDI)
Receive data is the serial data that is applied through the input line and the SCI to the internal bus. The
receiver circuitry clocks the input at a rate equal to 16 times the baud rate. This time is referred to as the
RT rate in Figure 9-4 and as the receiver clock in Figure 9-6.
The receiver clock generator is controlled by the baud rate register; however, the SCI is synchronized by
the start bit, independent of the transmitter.
Once a valid start bit is detected, the start bit, each data bit, and the stop bit are sampled three times at
RT intervals 8 RT, 9 RT, and 10 RT
(1 RT is the position where the bit is expected to start), as shown in Figure 9-5. The value of the bit is
determined by voting logic which takes the value of the majority of the samples. A noise flag is set when
all three samples on a valid start bit or data bit or the stop bit do not agree.
Figure 9-4. SCI Examples of Start Bit Sampling Techniques
Figure 9-5. SCI Sampling Technique Used on All Bits
11
1
0
11
1
0
1
0
11101
111
0000
NOISE
START
RDI
IDLE
1RT
2RT
3RT
4RT
5RT
6RT
7RT
RT CLOCK EDGES FOR ALL THREE EXAMPLES
16X INTERNAL SAMPLING CLOCK
9RT
8RT
10RT
16RT 1RT
SAMPLES
NEXT BIT
PREVIOUS BIT
RDI
相关PDF资料 |
PDF描述 |
|---|---|
| 2-6457567-2 | ADPTR,DUP,LC,SR BLU,CER,LOGO |
| V24A28T400BF3 | CONVERTER MOD DC/DC 28V 400W |
| V24A28T400BF2 | CONVERTER MOD DC/DC 28V 400W |
| V24A24T400BG3 | CONVERTER MOD DC/DC 24V 400W |
| V24A24T400BG2 | CONVERTER MOD DC/DC 24V 400W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC705E6CDWE | 制造商:Freescale Semiconductor 功能描述: |
| MC705J1A | 制造商:Freescale Semiconductor 功能描述: |
| MC705J1ACDWE | 功能描述:8位微控制器 -MCU HCO5 CORE+1.2K RAM + EPR RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| MC705J1ACDWE | 制造商:Freescale Semiconductor 功能描述:8-Bit Microcontroller IC |
| MC705JJ7CDWE | 功能描述:8位微控制器 -MCU 705JJ7 224 BYTES RAM RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。