- 您现在的位置：买卖IC网 > PDF目录69032 > MCF5249VM140 (FREESCALE SEMICONDUCTOR INC) 32-BIT, 140 MHz, RISC PROCESSOR, PBGA160 PDF资料下载
参数资料
| 型号： | MCF5249VM140 |
| 厂商： | FREESCALE SEMICONDUCTOR INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, 140 MHz, RISC PROCESSOR, PBGA160 |
| 封装： | 15 X 15 MM, MAPBGA-160 |
| 文件页数： | 29/454页 |
| 文件大小： | 6701K |
| 代理商： | MCF5249VM140 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页当前第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页第453页第454页
8-8
MCF5249UM
MOTOROLA
Data Transfer Operation
A basic read bus cycle has six states (S0–S5). The signal timing relationship in the constituent states of a
basic read cycle is as follows:
8.5.3
WRITE CYCLE
The Write cycle as shown in Figure 8-6, will occur if the wait cycle field (WS) in the Chip Select Control
Register (CSR) is programmed to value “0000”. The CS low time is increased with n clocks if n is
programmed into the WS field.
During a write cycle, the MCF5249 sends data to the memory or to a peripheral device.
The write cycle flowchart is shown in the following figure, while the write cycle timing diagram is shown in
Table 8-5 Read Cycle States
STATE
NAME
DESCRIPTION
STATE 0
The read cycle is initiated in state 0 (S0). On the rising edge of BCLK, the MCF5249 places a
valid address on the address bus and drives R/W high, if it is not already high.
STATE 1
The appropriate CS and OE are asserted on the falling edge of BCLK.
STATE 2
STATE 3
Data is made available by the external device and is sampled on the rising edge of BCLK
with /TA asserted. If /TA not asserted before the rising edge of BCLK at the end of the first
clock cycle, the MCF5249 inserts wait states (full clock cycles) until /TA is asserted. If
internal /TA is requested (auto-acknowledge enabled in the chip select control register,
CSCR) then /TA is generated internally by the chip select module.
STATE 4
During state 4, /TA should be negated by the external device or if auto-acknowledge is
enabled, negated internally by the chip select module.
STATE 5
CS and OE are negated on the falling edge of state 5 (S5). The MCF5249 stops driving the
address lines and R/W on the rising edge of BCLK, terminating the read cycle. The external
device must have its drive from the bus...' with 'The external device must stop driving the bus.
The rising edge of BCLK may be the start of state 0 for the next access cycle.
Note:
The external device has a maximum of 1.5 BCLK cycles after the start of S4 to three-state
the data bus after data is sampled in S3 during a read cycle. This applies to basic read
cycles and the last transfer of a burst.
Note:
The MCF5249 would not drive out data for a minimum of two BCLK cycles. However,
another slave device may start driving the bus as soon as its chip select is asserted. Chip
select may be asserted at the beginning of S1, so bus drive must stop before the end of
S0. Under these conditions, data contention on the bus would not exist.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料 |
PDF描述 |
|---|---|
| MCF5249VF140 | 32-BIT, 140 MHz, RISC PROCESSOR, PBGA160 |
| MCF5251CDVM140 | 32-BIT, 140 MHz, MICROPROCESSOR, PBGA225 |
| MCF5251CEVM140 | 32-BIT, 140 MHz, MICROPROCESSOR, PBGA225 |
| MCF5251EVM140 | 32-BIT, 140 MHz, MICROPROCESSOR, PBGA225 |
| MCF54417CMJ250 | MICROPROCESSOR, PBGA256 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MCF5251 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:ColdFire㈢ Microprocessor |
| MCF5251_07 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:ColdFire㈢ Microprocessor Data Sheet |
| MCF5251_08 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:ColdFire㈢ Microprocessor |
| MCF5251CDVM140 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:ColdFire Processor |
| MCF5251CEVM140 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:ColdFire Processor |
发布紧急采购，3分钟左右您将得到回复。