- 您现在的位置：买卖IC网 > PDF目录299577 > OR3T80-4B600 FPGA, 484 CLBS, 58000 GATES, PBGA600 PDF资料下载
参数资料
| 型号： | OR3T80-4B600 |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 484 CLBS, 58000 GATES, PBGA600 |
| 封装： | BGA-600 |
| 文件页数： | 1/210页 |
| 文件大小： | 2138K |
| 代理商： | OR3T80-4B600 |
当前第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页
ORCA Series 3
Field-Programmable Gate Arrays
Preliminary Data Sheet, Rev. 1
September 1998
Features
T High-performance, cost-effective, 0.35 m (OR3C) and
0.3 m (OR3T) 4-level metal technology, with a migra-
tion plan to 0.25 m technology (4- or 5-input look-up
table delay of 1.7 ns with -5 speed grade in 0.35 m).
T Up to 186,000 usable gates in 0.3 m, expanding to
320,000 usable gates in 0.25 m.
T Up to 452 user I/Os. (OR3Txxx I/Os are 5 V tolerant to
allow interconnection to both 3.3 V and 5 V devices,
selectable on a per-pin basis.)
T Pin selectable I/O clamping diodes provide 5 V or 3.3 V
PCI compliance and 5 V tolerance on OR3Txxx devices.
T New twin-quad programmable function unit (PFU) archi-
tecture with eight 16-bit look-up tables (LUTs) per PFU,
organized in two nibbles for use in nibble- or byte-wide
functions. Allows for mixed arithmetic and logic functions
in a single PFU.
T Nine user registers per PFU, one following each LUT,
plus one extra. All have programmable clock enable and
local set/reset, plus a global set/reset that can be dis-
abled per PFU.
T New flexible input structure (FINS) of the PFUs provides
a routability enhancement for LUTs with shared inputs
and the logic flexibility of LUTs with independent inputs.
T Fast-carry logic and routing to adjacent PFUs for
nibble-, byte-wide, or longer arithmetic functions, with
the new option to register the PFU carry-out.
T New softwired LUTs (SWL) allow fast cascading of up to
three levels of LUT logic in a single PFU for up to 40%
speed improvement.
T New supplemental logic and interconnect cell (SLIC)
provides 3-statable buffers, up to 10-bit decoder, and
PAL*-like AND-OR with optional INVERT in each pro-
grammable logic cell (PLC).
T Abundant hierarchical routing resources based on rout-
ing two data nibbles and two control lines per set provide
for faster place and route implementations and less rout-
ing delay.
T TTL or CMOS input levels programmable per pin for the
OR3Cxx (5.0 V) devices.
T Individually programmable drive capability: 12 mA sink/
6 mA source or 6 mA sink/3 mA source.
T Built-in boundary scan (IEEE
1149.1 JTAG) and
3-state all I/O pins (TS_ALL) testability functions.
T Enhanced system clock routing for low skew, high-speed
clocks originating on-chip or at any I/O.
T Up to four new ExpressCLK inputs allow extremely fast
clocking of signals on- and off-chip plus access to inter-
nal general clock routing.
T New StopCLK feature to glitchlessly stop/start Express-
CLK
s independently by user command.
T New programmable I/O (PIO) has:
— Fast-capture input latch and input flip-flop (FF)
latch for reduced input setup time and zero hold time.
— Capability to (de)multiplex I/O signals.
— Fast access to SLIC for decodes and
PAL-like
functions.
— Output FF and two-signal function generator to
reduce CLK to output propagation delay.
— Fast open-drain drive capability.
— Capability to register 3-state enable signal.
*
PAL is a trademark of Advanced Micro Devices, Inc.
IEEE is a registered trademark of The Institute of Electrical and
Electronics Engineers, Inc.
Table 1. ORCA Series 3 FPGAs
The usable gate counts range from a logic-only gate count to a gate count assuming 30% of the PFUs/SLICs being used as RAMs.
The logic-only gate count includes each PFU/SLIC (counted as 108 gates per PFU/SLIC), including 12 gates per LUT/FF pair (eight per
PFU), and 12 gates per SLIC/FF pair (one per PFU). Each of the four PIOs per PIC is counted as 16 gates (two FFs, fast-capture latch,
output logic, CLK drivers, and I/O buffers). PFUs used as RAM are counted at four gates per bit, with each PFU capable of implementing
a 32 x 4 RAM (or 512 gates) per PFU.
Device
Usable Gates
Max
Registers
Max User
RAM Bits
Max
User I/Os
Array Size
OR3T20
18K—36K
1872
18K
192
12 x 12
OR3T30
24K—48K
2436
25K
224
14 x 14
OR3C/T55
40K—80K
3780
41K
288
18 x 18
OR3C/T80
58K—116K
5412
62K
352
22 x 22
OR3T125
92K—186K
8400
100K
448
28 x 28
OR3T165
120K—244K
10752
131K
512
32 x 32
相关PDF资料 |
PDF描述 |
|---|---|
| OR3T80-5B432 | FPGA, 484 CLBS, 58000 GATES, PBGA432 |
| OR3T80-5B600 | FPGA, 484 CLBS, 58000 GATES, PBGA600 |
| OR3T80-6B432 | FPGA, 484 CLBS, 58000 GATES, PBGA432 |
| OR3T80-6B600 | FPGA, 484 CLBS, 58000 GATES, PBGA600 |
| OR3T80-4BC432 | FPGA, 484 CLBS, 58000 GATES, 80 MHz, PBGA432 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| OR3T80-4BC432I | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field Programmable Gate Array (FPGA) |
| OR3T80-4BC600I | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field Programmable Gate Array (FPGA) |
| OR3T80-4PS208I | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field Programmable Gate Array (FPGA) |
| OR3T80-4PS240I | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field Programmable Gate Array (FPGA) |
| OR3T80-5BA352 | 制造商:AGERE 制造商全称:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays |
发布紧急采购，3分钟左右您将得到回复。