- 您现在的位置：买卖IC网 > PDF目录11732 > ORSO42G5-1BMN484C (Lattice Semiconductor Corporation)IC TRANCEIVERS FPSC 680FPGAM PDF资料下载
参数资料
| 型号： | ORSO42G5-1BMN484C |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 20/153页 |
| 文件大小： | 0K |
| 描述： | IC TRANCEIVERS FPSC 680FPGAM |
| 产品变化通告： | Product Discontinuation 01/Aug/2011 |
| 标准包装： | 60 |
| 系列： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页当前第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页
Lattice Semiconductor
ORCA ORSO42G5 and ORSO82G5 Data Sheet
116
This section describes device I/O signals to/from the embedded core.
Table 48. FPSC Function Pin Descriptions
Symbol
I/O
Description
Common Signals for Both SERDES Block A and B
PASB_RESETN
I
Active low reset for the embedded core.
1
PASB_TRISTN
I
Active low 3-state for embedded core output buffers.
1
PASB_PDN
I
Active low power down of all SERDES blocks and associated I/Os.
1
PASB_TESTCLK
I
Clock input for BIST and loopback test (factory only).
1
PBIST_TEST_ENN
I
Selection of PASB_TESTCLK input for BIST test (factory only).
1
PLOOP_TEST_ENN
I
Digital only loopback from TX to RX (factory only).
1
PMP_TESTCLK
I
Clock input for microprocessor in test mode (factory only).
1
PMP_TESTCLK_ENN
I
Selection of PMP_TESTCLK in test mode (factory only).
1
PSYS_DOBISTN
I
Input to start BIST test (factory only).
1
PSYS_RSSIG_ALL
O Output result of BIST test (factory only).
SERDES Block A and B Pins
REFCLKN_A
I
CML reference clock input—SERDES block A.
REFCLKP_A
I
CML reference clock input—SERDES block A.
REFCLKN_B
I
CML reference clock input—SERDES block B.
REFCLKP_B
I
CML reference clock input—SERDES block B.
REXT_A
— Reference resistor—SERDES block A.
REXT_B
— Reference resistor—SERDES block B.
REXTN_A
— Reference resistor – SERDES block. A 3.32 K W ± 1% resistor must be connected across
REXT_B and REXTN_B. This resistor should handle a current of 300 A.
REXTN_B
— Reference resistor—SERDES block B. A 3.32 K Ω ± 1% resistor must be connected across
REXT_B and REXTN_B. This register should handle a current of 300 A
HDINN_AA
I
High-speed CML receive data input—SERDES block A, channel A (not available in ORSO42G5).
HDINP_AA
I
High-speed CML receive data input—SERDES block A, channel A (not available in ORSO42G5).
HDINN_AB
I
High-speed CML receive data input—SERDES block A, channel B (not available in ORSO42G5).
HDINP_AB
I
High-speed CML receive data input—SERDES block A, channel B (not available in ORSO42G5).
HDINN_AC
I
High-speed CML receive data input—SERDES block A, channel C.
HDINP_AC
I
High-speed CML receive data input—SERDES block A, channel C.
HDINN_AD
I
High-speed CML receive data input—SERDES block A, channel D.
HDINP_AD
I
High-speed CML receive data input—SERDES block A, channel D.
HDINN_BA
I
High-speed CML receive data input—SERDES block B, channel A.
HDINP_BA
I
High-speed CML receive data input—SERDES block B, channel A (not available in ORSO42G5).
HDINN_BB
I
High-speed CML receive data input—SERDES block B, channel B (not available in ORSO42G5).
HDINP_BB
I
High-speed CML receive data input—SERDES block B, channel B (not available in ORSO42G5).
HDINN_BC
I
High-speed CML receive data input—SERDES block B, channel C (not available in ORSO42G5).
HDINP_BC
I
High-speed CML receive data input—SERDES block B, channel C.
HDINN_BD
I
High-speed CML receive data input—SERDES block B, channel D.
HDINP_BD
I
High-speed CML receive data input—SERDES block B, channel D.
SERDES Block A and B Pins
HDOUTN_AA
O High-speed CML transmit data output—SERDES Block A, channel A (not available in
ORSO42G5).
HDOUTP_AA
O High-speed CML transmit data output—SERDES Block A, channel A (not available in
ORSO42G5).
相关PDF资料 |
PDF描述 |
|---|---|
| VE-B03-IX-F1 | CONVERTER MOD DC/DC 24V 75W |
| MS27467T25A61PA | CONN PLUG 61POS STRAIGHT W/PINS |
| MS27467E25A61PA | CONN PLUG 61POS STRAIGHT W/PINS |
| MS27467E25B61PC | CONN PLUG 61POS STRAIGHT W/PINS |
| MM8030-2600RJ3 | CONN MW W/SWITCH 2X2 SMD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ORSO42G5-1BMN484I | 功能描述:FPGA - 现场可编程门阵列 10368 LUT 204 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| ORSO42G5-2BM484C | 功能描述:FPGA - 现场可编程门阵列 10368 LUT 204 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| ORSO42G5-2BM484I | 功能描述:FPGA - 现场可编程门阵列 10368 LUT 204 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| ORSO42G5-2BMN484C | 功能描述:FPGA - 现场可编程门阵列 10368 LUT 204 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| ORSO42G5-2BMN484I | 功能描述:FPGA - 现场可编程门阵列 10368 LUT 204 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。