- 您现在的位置：买卖IC网 > Datasheet目录347 > P0304 (Terasic Technologies Inc)DE2-70 CALL FOR ACADEMIC PRICING Datasheet资料下载
参数资料
| 型号： | P0304 |
| 厂商： | Terasic Technologies Inc |
| 文件页数： | 82/93页 |
| 文件大小： | 0K |
| 描述： | DE2-70 CALL FOR ACADEMIC PRICING |
| 标准包装： | 1 |
| 类型： | FPGA |
| 适用于相关产品： | Cyclone II 2C70 |
| 所含物品： | DE2-70 板，电源，线缆，塑料盖和软件 |
| 配用： | P0033-ND - BOARD ADAPTER HSMC TO GPIO P0006-ND - BOARD ADAPTER THDB-SUM P0001-ND - MODULE DIGITAL CAMERA 5MP (D5M) P0307-ND - KIT DEV 4.3" LCD TOUCH PANEL |
| 相关产品： | 544-2147-ND - IC CYCLONE II FPGA 70K 896-FBGA 544-2146-ND - IC CYCLONE II FPGA 70K 896-FBGA 544-2145-ND - IC CYCLONE II FPGA 70K 896-FBGA 544-2144-ND - IC CYCLONE II FPGA 70K 896-FBGA 544-2143-ND - IC CYCLONE II FPGA 70K 672-FBGA 544-2142-ND - IC CYCLONE II FPGA 70K 672-FBGA 544-2141-ND - IC CYCLONE II FPGA 70K 672-FBGA 544-2140-ND - IC CYCLONE II FPGA 70K 672-FBGA 544-1696-ND - IC CYCLONE II FPGA 70K 896-FBGA 544-1695-ND - IC CYCLONE II FPGA 70K 896-FBGA 更多... |
| 其它名称： | DE2-70 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页当前第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页
DE2-70 User Manual
address in the packet is identical to the MAC address of the DE2-70 board. If the packet received
does have the same MAC address or is a broadcast packet, the DM9000A will accept the packet and
send an interrupt to the Nios II processor. The processor will then display the packet contents in the
Nios II IDE console window.
Figure 6.11. Packet sending and receiving using the Nios II processor.
Demonstration Setup, File Locations, and Instructions
?
?
?
?
?
?
?
?
Project directory: DE2_70_NET
Bit stream used: DE2_70_NET.sof
Nios II Workspace: DE2_70_NET\Software
Plug a CAT5 loop-back cable into the Ethernet connector of DE2-70
Load the bit stream into the FPGA
Run the Nios II IDE under the workspace DE2_70_NET
Click on the Compile and Run button
You should now be able to observe the contents of the packets received (64-byte packets
sent, 68-byte packets received because of the extra checksum bytes)
Figure 6.12 illustrates the setup for this demonstration.
79
相关PDF资料 |
PDF描述 |
|---|---|
| P0305 | KIT MAX II MICRO |
| P0528 | BOARD DEV DE1 ALTERA |
| P100-001 | ADAPTER DB9F TO DB25M 1' |
| P2041RDB-PA | BOARD REFERENCE DESIGN P2041 |
| P25E-060S-EA | CONN SOCKET 60POS .050" GOLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| P0304U | 制造商:TECCOR 制造商全称:TECCOR 功能描述:solid state crowbar devices |
| P0304U_L | 制造商:LITTELFUSE 制造商全称:Littelfuse 功能描述:Mutiport SIDAtor |
| P0304UALRP | 功能描述:硅对称二端开关元件 50A 25/50V RoHS:否 制造商:Bourns 转折电流 VBO:40 V 最大转折电流 IBO:800 mA 不重复通态电流: 额定重复关闭状态电压 VDRM:25 V 关闭状态漏泄电流（在 VDRM IDRM 下）: 保持电流（Ih 最大值）:50 mA 开启状态电压:5 V 关闭状态电容 CO:120 pF 最大工作温度:+ 150 C 安装风格:SMD/SMT 封装 / 箱体:DO-214AA |
| P0304UALTP | 功能描述:硅对称二端开关元件 50A 25/50V RoHS:否 制造商:Bourns 转折电流 VBO:40 V 最大转折电流 IBO:800 mA 不重复通态电流: 额定重复关闭状态电压 VDRM:25 V 关闭状态漏泄电流（在 VDRM IDRM 下）: 保持电流（Ih 最大值）:50 mA 开启状态电压:5 V 关闭状态电容 CO:120 pF 最大工作温度:+ 150 C 安装风格:SMD/SMT 封装 / 箱体:DO-214AA |
| P0304UALXX | 制造商:LITTELFUSE 制造商全称:Littelfuse 功能描述:SIDACtor?? Multiport Series MS-013 are designed to protect baseband equipment |
发布紧急采购，3分钟左右您将得到回复。