- 您现在的位置：买卖IC网 > PDF目录378057 > PM8611 (PMC-Sierra, Inc.) SBSLITE⑩ Telecom Standard Product Data Sheet Preliminary PDF资料下载
参数资料
| 型号： | PM8611 |
| 厂商： | PMC-Sierra, Inc. |
| 英文描述： | SBSLITE⑩ Telecom Standard Product Data Sheet Preliminary |
| 中文描述： | SBSLITE⑩电信标准产品数据的初步 |
| 文件页数： | 37/292页 |
| 文件大小： | 1585K |
| 代理商： | PM8611 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页当前第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页
SBSLITE Telecom Standard Product Data Sheet
Preliminary
Proprietary and Confidential to PMC-Sierra, Inc., and for its Customers’ Internal Use
Document ID: PMC-2010883, Issue 2
36
Table 3 E1/TVT2 Tributary Column Numbering
E1#
SPE1 Column
SPE2 Column
SPE3 Column
SBI Column
1,1
2,1
3,1
1,2
2,2
1,21
2,21
3,21
7,28,49,70
19,82,145,208
20,83,146,209
21,84,147,210
22,85,148,211
23,86,149,212
7,28,49,70
7,28,49,70
8,29,50,71
8,29,50,71
27,48,69,90
79,142,205,268
80,143,206,269
81,144,207,270
27,48,69,90
27,48,69,90
10.1.2 SBI Timing Master Modes
The SBI is a synchronous bus which is timed to a reference 19.44 MHz clock and a 2 KHz frame
pulse (8 KHz is easily derived from the 2 KHz and 19.44 MHz clock). All sources and sinks of
data on this bus are timed to the reference clock and frame pulse.
The data format on the data bus allows for compensating between clock differences on the PHY,
SBI and Link Layer devices. This is achieved by floating data structures within the SBI format.
Timing is communicated across the SBI bus by floating data structures within the bus. Payload
indicator signals in the SBI control the position of the floating data structure and therefore the
timing. When sources are running faster than the SBI the floating payload structure is advanced
by an octet be passing an extra octet in the V3 octet locations (H3 octet for DS3 and E3
mappings). When the source is slower than the SBI the floating payload is retarded by leaving the
octet after the V3 or H3 octet unused. Both these rate adjustments are indicated by the SBI
control signals.
On the Drop bus, all timing is sourced from the PHY and is passed onto the Link Layer device by
the arrival rate of data over the SBI.
On the Add bus, timing can be controlled by either the PHY or the Link Layer device by
controlling the payload and by making justification requests. When the Link Layer device is the
timing master the PHY device gets its transmit timing information from the arrival rate of data
across the SBI. When the PHY device is the timing master it signals the Link Layer device to
speed up or slow down with justification request signals. The PHY timing master indicates a
speedup request to the Link Layer by asserting the justification request signal high during the V3
or H3 octet. When this is detected by the Link Layer it will advance the channel by inserting data
in the next V3 or H3 octet as described above. The PHY timing master indicates a slowdown
request to the Link Layer by asserting the justification request signal high during the octet after
the V3 or H3 octet. When detected by the Link Layer it will retard the channel by leaving the
octet following the next V3 or H3 octet unused. Both advance and retard rate adjustments take
place in the frame or multi-frame following the justification request.
相关PDF资料 |
PDF描述 |
|---|---|
| PM8611-BIAP | SBSLITE⑩ Telecom Standard Product Data Sheet Preliminary |
| PM8620 | 20G Narrowband Switch Element |
| PM8620-BIAP | NSE-20G⑩ Standard Product Data Sheet Preliminary |
| PM8621 | NSE-8G⑩ Standard Product Data Sheet Preliminary |
| PM8621-BIAP | NSE-8G⑩ Standard Product Data Sheet Preliminary |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM8611-BIAP | 制造商:PMC 制造商全称:PMC 功能描述:SBSLITE⑩ Telecom Standard Product Data Sheet Preliminary |
| PM862 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Analog IC |
| PM8620 | 制造商:PMC 制造商全称:PMC 功能描述:NSE-20G⑩ Standard Product Data Sheet Preliminary |
| PM8620-BIAP | 制造商:PMC 制造商全称:PMC 功能描述:NSE-20G⑩ Standard Product Data Sheet Preliminary |
发布紧急采购，3分钟左右您将得到回复。