- 您现在的位置：买卖IC网 > PDF目录69321 > RCPXA272FC0312 (INTEL CORP) 312 MHz, MICROPROCESSOR, PBGA336 PDF资料下载
参数资料
| 型号： | RCPXA272FC0312 |
| 厂商： | INTEL CORP |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 312 MHz, MICROPROCESSOR, PBGA336 |
| 封装： | 14 X 14 MM, 1.55 MM HEIGHT, 0.65 MM PITCH, LEAD FREE, CSP-336 |
| 文件页数： | 114/138页 |
| 文件大小： | 1048K |
| 代理商： | RCPXA272FC0312 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页当前第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页
Part 2: Flash Device Operations
Flash Programming Operations
Intel PXA27x Processor Family Memory Subsystem
77
After the last data is written to the buffer, the Buffered Programming Confirm command must be
issued to the original block address. The WSM begins to program buffer contents to the flash
memory array. If a command other than the Buffered Programming Confirm command is written to
the flash, a command sequence error occurs and SR[7,5,4] are set. If an error occurs while writing
to the array, the flash stops programming, and SR[7,4] are set, indicating a programming failure.
Reading from another partition is allowed while data is being programmed into the array from the
write buffer. See Section 14, “Flash Dual-Operation Considerations” on page 89.
When Buffered Programming has completed, additional buffer writes can be initiated by issuing
another Buffered Programming Setup command and repeating the buffered program sequence.
If an attempt is made to program past an erase-block boundary using the Buffered Program
command, the flash aborts the operation. This generates a command sequence error, and SR[5,4]
are set.
If Buffered programming is attempted while F-VPP ≤ VPPLK, SR[4,3] are set. If any errors are
detected that have set Status Register bits, the Status Register should be cleared using the Clear
Status Register command.
11.3
Flash Buffered Enhanced Factory Programming
Buffered Enhanced Factory Programing (Buffered EFP) is design to speed up flash programming
for today's beat-rate-sensitive manufacturing environments. The enhanced programming algorithm
used in Buffered EFP eliminates traditional programming elements that drive up overhead in flash
programmer systems.
Buffered EFP consists of three phases: Setup, Program/Verify, and Exit. See Figure 55, “Flash
Buffered EFP Flowchart” on page 116. It uses a write buffer to spread MLC program performance
across 32-words. Verification occurs in the same phase as programming to accurately program the
flash memory cell to the correct bit state.
A single two-cycle command sequence programs the entire block of data. This enhancement
eliminates three write cycles per buffer: two commands and the word count for each set of
32-words. Host programmer bus cycles fill the flash write buffer followed by a status check. SR.0
indicates when data from the buffer has been programmed into sequential flash memory array
locations.
Following the buffer-to-flash array programming sequence, the Write State Machine (WSM)
increments internal addressing to automatically select the next 32-word array boundary. This
aspect of Buffered EFP saves host programming equipment the address-bus setup overhead.
With adequate continuity testing, programming equipment can rely on the WSM’s internal
verification to ensure that the flash has programmed properly. This eliminates the external post-
program verification and its associated overhead.
相关PDF资料 |
PDF描述 |
|---|---|
| RCPXA271FC0312 | 312 MHz, MICROPROCESSOR, PBGA336 |
| RCPXA271FC0416 | 416 MHz, MICROPROCESSOR, PBGA336 |
| RD151TS3312ARPH0 | 20 MHz, OTHER CLOCK GENERATOR, PDSO8 |
| RD151TS3314ARPH0 | 80 MHz, OTHER CLOCK GENERATOR, PDSO8 |
| RD151TS3326ARPH0 | 80 MHz, OTHER CLOCK GENERATOR, PDSO8 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| RCQ50110S05 | 功能描述:DC-DC CONV, RAILWAY, 50W 制造商:xp power 系列:RCQ 包装:散装 零件状态:有效 类型:隔离模块 输出数:1 电压 - 输入（最小值）:66V 电压 - 输入（最大值）:160V 电压 - 输出 1:5V 电压 - 输出 2:- 电压 - 输出 3:- 电流 - 输出（最大值）:10A 功率（W） - 制造系列:50W 电压 - 隔离:3kV（3000V） 应用:ITE（商业），铁路 特性:远程开/关 安装类型:通孔 封装/外壳:8-DIP 模块 大小/尺寸:2.28" 长 x 1.45" 宽 x 0.50" 高（57.9mm x 36.8mm x 12.7mm） 工作温度:-40°C ~ 35°C 效率:90% 功率（W） - 最大值:50W 标准包装:1 |
| RCQ50110S12 | 功能描述:DC-DC CONV, RAILWAY, 50W 制造商:xp power 系列:RCQ 包装:散装 零件状态:有效 类型:隔离模块 输出数:1 电压 - 输入（最小值）:66V 电压 - 输入（最大值）:160V 电压 - 输出 1:12V 电压 - 输出 2:- 电压 - 输出 3:- 电流 - 输出（最大值）:4.17A 功率（W） - 制造系列:50W 电压 - 隔离:3kV（3000V） 应用:ITE（商业），铁路 特性:远程开/关 安装类型:通孔 封装/外壳:8-DIP 模块 大小/尺寸:2.28" 长 x 1.45" 宽 x 0.50" 高（57.9mm x 36.8mm x 12.7mm） 工作温度:-40°C ~ 35°C 效率:91% 功率（W） - 最大值:50W 标准包装:1 |
| RCQ50110S15 | 功能描述:DC-DC CONV, RAILWAY, 50W 制造商:xp power 系列:RCQ 包装:散装 零件状态:有效 类型:隔离模块 输出数:1 电压 - 输入（最小值）:66V 电压 - 输入（最大值）:160V 电压 - 输出 1:15V 电压 - 输出 2:- 电压 - 输出 3:- 电流 - 输出（最大值）:3.33A 功率（W） - 制造系列:50W 电压 - 隔离:3kV（3000V） 应用:ITE（商业），铁路 特性:远程开/关 安装类型:通孔 封装/外壳:8-DIP 模块 大小/尺寸:2.28" 长 x 1.45" 宽 x 0.50" 高（57.9mm x 36.8mm x 12.7mm） 工作温度:-40°C ~ 35°C 效率:92% 功率（W） - 最大值:50W 标准包装:1 |
| RCQ50110S24 | 功能描述:DC-DC CONV, RAILWAY, 50W 制造商:xp power 系列:RCQ 包装:散装 零件状态:有效 类型:隔离模块 输出数:1 电压 - 输入（最小值）:66V 电压 - 输入（最大值）:160V 电压 - 输出 1:24V 电压 - 输出 2:- 电压 - 输出 3:- 电流 - 输出（最大值）:2.08A 功率（W） - 制造系列:50W 电压 - 隔离:3kV（3000V） 应用:ITE（商业），铁路 特性:远程开/关 安装类型:通孔 封装/外壳:8-DIP 模块 大小/尺寸:2.28" 长 x 1.45" 宽 x 0.50" 高（57.9mm x 36.8mm x 12.7mm） 工作温度:-40°C ~ 35°C 效率:91% 功率（W） - 最大值:50W 标准包装:1 |
| RCQ5072S05 | 功能描述:DC-DC CONV, RAILWAY, 50W 制造商:xp power 系列:RCQ 包装:散装 零件状态:有效 类型:隔离模块 输出数:1 电压 - 输入（最小值）:43V 电压 - 输入（最大值）:101V 电压 - 输出 1:5V 电压 - 输出 2:- 电压 - 输出 3:- 电流 - 输出（最大值）:10A 功率（W） - 制造系列:50W 电压 - 隔离:3kV（3000V） 应用:ITE（商业），铁路 特性:远程开/关 安装类型:通孔 封装/外壳:8-DIP 模块 大小/尺寸:2.28" 长 x 1.45" 宽 x 0.50" 高（57.9mm x 36.8mm x 12.7mm） 工作温度:-40°C ~ 35°C 效率:90% 功率（W） - 最大值:50W 标准包装:1 |
发布紧急采购，3分钟左右您将得到回复。