- 您现在的位置：买卖IC网 > PDF目录85117 > S1C7XXXF00E10C 16-BIT, 90 MHz, RISC MICROCONTROLLER, PQFP PDF资料下载
参数资料
| 型号： | S1C7XXXF00E10C |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 16-BIT, 90 MHz, RISC MICROCONTROLLER, PQFP |
| 文件页数： | 144/196页 |
| 文件大小： | 1650K |
| 代理商： | S1C7XXXF00E10C |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页当前第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页
6 FUNCTIONS
S1C17 FAMILY S1C17 CORE MANUAL
EPSON
6-1
6 Functions
This chapter describes the processing status of the S1C17 Core and outlines the operation.
6.1 Transition of the Processor Status
The diagram below shows the transition of the operating status in the S1C17 Core.
Program execution state
Interrupt
handling
Debug
interrupt
handling
SLEEP mode
Reset state
HALT mode
slp
instruction
Interrupt
Debug
interrupt
retd
instruction
Interrupt
reti
instruction
halt
instruction
Interrupt
Figure 6.1.1 Processor Status Transition Diagram
6.1.1 Reset State
The processor is initialized when the reset signal is asserted, and then starts processing from the reset vector when
the reset signal is deasserted.
6.1.2 Program Execution State
This is a state in which the processor executes the user program sequentially. The processor state transits to another
when an interrupt occurs or the slp or halt instruction is executed.
6.1.3 Interrupt Handling
When a software or other interrupt occurs, the processor enters an interrupt handling state. The following are the
possible causes of the need for interrupt handling:
(1) External interrupt
(2) Software interrupt
(3) Address misaligned interrupt
(4) NMI
6.1.4 Debug Interrupt
The S1C17 Core incorporates a debugging assistance facility to increase the efficiency of software development. To
use this facility, a dedicated mode known as “debug mode” is provided. The processor can be switched from user
mode to this mode by the brk instruction or a debug interrupt. The processor does not normally enter this mode.
6.1.5 HALT and SLEEP Modes
The processor is placed in HALT or SLEEP mode to reduce power consumption by executing the halt or slp
instruction in the software (see Section 6.4). Normally the processor can be taken out of HALT or SLEEP mode by
NMI or an external interrupt as well as initial reset.
相关PDF资料 |
PDF描述 |
|---|---|
| ST72361AR9TA | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PQFP64 |
| ST72361J9TA | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PQFP44 |
| S-7750C02XX-HCT1 | SPECIALTY MICROPROCESSOR CIRCUIT, PBGA16 |
| S-7750C23XX-HCT1 | SPECIALTY MICROPROCESSOR CIRCUIT, PBGA16 |
| SPMC68336GMFT20 | 32-BIT, MROM, 20.97 MHz, MICROCONTROLLER, PQFP160 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| S1C88349 | 制造商:EPSON 制造商全称:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88649 | 制造商:EPSON 制造商全称:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88650 | 制造商:EPSON 制造商全称:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88655 | 制造商:EPSON 制造商全称:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88816 | 制造商:EPSON 制造商全称:EPSON 功能描述:8-bit Single Chip Microcomputer |
发布紧急采购，3分钟左右您将得到回复。