参数资料
型号: S3C72N5XX-QW
元件分类: 微控制器/微处理器
英文描述: 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PQFP80
封装: 14 X 20 MM, QFP-80
文件页数: 20/215页
文件大小: 1419K
代理商: S3C72N5XX-QW
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页当前第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页
I/O PORTS
S3C72N8/P72N8/C72N5/P72N5
10-4
+
+ PROGRAMMING TIP — Enabling and Disabling I/O Port Pull-Up Resistors
P2 and P3 are enabled to be pull-up resistors.
BITS
EMB
SMB
15
LD
EA,#0CH
LD
PUMOD,EA
; enable the pull-up resistors of P2 and P3
N-CHANNEL OPEN-DRAIN MODE REGISTER (PNE)
The n-channel open-drain mode register (PNE) is used to configure ports 4 and 5 to n-channel open-drain or as
push-pull outputs. When a bit in the PNE register is set to "1", the corresponding output pin is configured to
n-channel, open-drain; when set to "0", the output pin is configured to push-pull. The PNE register consists of an
8-bit register, PNE can be addressed by 8-bit write instructions only.
FD6H
PNE4.3
PNE4.2
PNE4.1
PNE4.0
FD7H
PNE5.3
PNE5.2
PNE5.1
PNE5.0
PIN ADDRESSING FOR OUTPUT PORT 8
The addresses for the port 8 1-bit output pin buffers are located in bank 1 of data memory instead of bank 15. To
address port 8 output pins, use the settings EMB = 1 and SMB = 1. The LCD mode register, LMOD is used to
control whether the pin address is used for LCD data output or for normal data output:
Table 10-5. LMOD.7 and LMOD.6 Setting for Port 8 Output Control
LMOD.7
LMOD.6
LCD Output Segments
1-Bit Output Pins
0
Seg 24–31
0
1
Seg 24–27
P8.4–P8.7 (Seg 28–31)
1
0
Seg 28–31
P8.0–P8.3 (Seg 24–27)
1
P8.0–P8.7 (Seg 24–31)
Each address in RAM bank 1 corresponds to a 4-bit register location. The LSB (bit 0) of the register location is
used as the port buffer for either LCD segment output or normal 1-bit data output. Locations that are unused for
LCD or port I/O can be used as normal data memory. After a RESET, the values contained in the port 8 output
buffer are left undetermined.
Table 10-6 shows port 8 pin addresses and also the corresponding LCD segment names if the pins are used to
output LCD segment data. Pin addresses that are not used for LCD segment output can be used for normal 1-bit
output.
相关PDF资料
PDF描述
S3P72P9-QX 4-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PQFP100
S3P7434-QZ 4-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PQFP44
S3P7544-SM 4-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PDSO24
S3C7544XX-AM 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PDIP24
S3P8075XX-AT 8-BIT, OTPROM, 12 MHz, MICROCONTROLLER, PDIP64
相关代理商/技术参数
参数描述
S3C72N8 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:single-chip CMOS microcontroller
S3C72P9 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:SINGLE-CHIP MICROCONTROLLER HAS BEEN DESIGNED FOR HIGH PERFORMANCE USING
S3C72Q5 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:4?BIT CMOS MICROCONTROLLER USERS MANUAL
S3C7324 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:The S3C7324 single-chip CMOS microcontroller has been designed for high performance using Samsungs newest 4-bit CPU core, SAM47
S3C7335 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:The S3C7335 single-chip CMOS microcontroller has been designed for high performance using Samsungs newest 4-bit CPU core, SAM47