- 您现在的位置：买卖IC网 > PDF目录98070 > S3C72N5XX-QW 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PQFP80 PDF资料下载
参数资料
| 型号： | S3C72N5XX-QW |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PQFP80 |
| 封装： | 14 X 20 MM, QFP-80 |
| 文件页数： | 212/215页 |
| 文件大小： | 1419K |
| 代理商： | S3C72N5XX-QW |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页当前第212页第213页第214页第215页
S3C72N8/P72N8/C72N5/P72N5
INTERRUPTS
7-7
INTERRUPT PRIORITY REGISTER (IPR)
The 4-bit interrupt priority register (IPR) is used to control multi-level interrupt handling. Its reset value is logic
zero. Before the IPR can be modified by 4-bit write instructions, all interrupts must first be disabled by a DI
instruction.
FB2H
IME
IPR.2
IPR.1
IPR.0
By manipulating the IPR settings, you can choose to process all interrupt requests with the same priority level, or
you can select one type of interrupt for high-priority processing. A low-priority interrupt can itself be interrupted by
a high-priority interrupt, but not by another low-priority interrupt. A high-priority interrupt cannot be interrupted by
any other interrupt source.
Table 7-3. Standard Interrupt Priorities
Interrupt
Default Priority
INTB, INT4
1
INT0
2
INT1
3
INTS
4
INTT0
5
The MSB of the IPR, the interrupt master enable flag (IME), enables and disables all interrupt processing. Even if
an interrupt request flag and its corresponding enable flag are set, a service routine cannot be executed until the
IME flag is set to logic one. The IME flag (mapped FB2H.3) can be directly manipulated by EI and DI instructions,
regardless of the current enable memory bank (EMB) value.
Table 7-4. Interrupt Priority Register Settings
IPR.2
IPR.1
IPR.0
Result of IPR Bit Setting
0
Normal interrupt handling according to default priority settings
0
1
Process INTB and INT4 interrupts at highest priority
0
1
0
Process INT0 interrupts at highest priority
0
1
Process INT1 interrupts at highest priority
1
0
Process INTS interrupts at highest priority
1
0
1
Process INTT0 interrupts at highest priority
NOTE: During normal interrupt processing, interrupts are processed in the order in which they occur. If two or more
interrupt requests are received simultaneously, the priority level is determined according to the standard interrupt
priorities in Table 7-3 (the default priority assigned by hardware when the lower three IPR bits = "0"). In this case,
the higher-priority interrupt request is serviced and the other interrupt is inhibited. Then, when the high-priority
interrupt is returned from its service routine by an IRET instruction, the inhibited service routine is started.
相关PDF资料 |
PDF描述 |
|---|---|
| S3P72P9-QX | 4-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PQFP100 |
| S3P7434-QZ | 4-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PQFP44 |
| S3P7544-SM | 4-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PDSO24 |
| S3C7544XX-AM | 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PDIP24 |
| S3P8075XX-AT | 8-BIT, OTPROM, 12 MHz, MICROCONTROLLER, PDIP64 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| S3C72N8 | 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:single-chip CMOS microcontroller |
| S3C72P9 | 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:SINGLE-CHIP MICROCONTROLLER HAS BEEN DESIGNED FOR HIGH PERFORMANCE USING |
| S3C72Q5 | 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:4?BIT CMOS MICROCONTROLLER USERS MANUAL |
| S3C7324 | 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:The S3C7324 single-chip CMOS microcontroller has been designed for high performance using Samsungs newest 4-bit CPU core, SAM47 |
| S3C7335 | 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:The S3C7335 single-chip CMOS microcontroller has been designed for high performance using Samsungs newest 4-bit CPU core, SAM47 |
发布紧急采购，3分钟左右您将得到回复。