- 您现在的位置：买卖IC网 > PDF目录2108 > SI5364-H-BL (Silicon Laboratories Inc)IC CLK MULT SONET/SDH 99-PBGA PDF资料下载
参数资料
| 型号： | SI5364-H-BL |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 17/38页 |
| 文件大小： | 0K |
| 描述： | IC CLK MULT SONET/SDH 99-PBGA |
| 标准包装： | 168 |
| 系列： | DSPLL® |
| 类型： | 时钟发生器，扇出缓冲器（分配） |
| PLL： | 是 |
| 输入： | 时钟 |
| 输出： | CML |
| 电路数： | 1 |
| 比率 - 输入:输出： | 3:4 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 675MHz |
| 除法器/乘法器： | 无/是 |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | -20°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 99-LBGA |
| 供应商设备封装： | 99-BGA（11x11） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页当前第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页
Si5364
24
Rev. 2.5
Table 10. Pin Descriptions
Pin #
Pin Name
I/O
Signal Level
Description
C2
C1
CLKIN_A+
CLKIN_A–
I*
AC Coupled
200–500 mVPPD
(See Table 2)
System Clock Input A.
One of three differential clock inputs selected by the
DSPLL when generating the SONET/SDH compliant
clock outputs. The frequencies of the Si5364 clock
outputs are each a 1, 8, or 32x multiple of the fre-
quency of the selected clock input. The multiplication
ratio is selected using Frequency Select (FRQSEL)
control pins associated with each clock output. An
additional scaling factor of either 238/255 or 255/238
is selected for FEC operation using the FEC[1:0]
control pins.
The clock input frequency is nominally 19.44 MHz.
The clock input frequency can be varied over the
range indicated in Table 3 on page 8 to produce
other output frequencies.
CLKIN_A is the highest priority clock input during
automatic switching mode operation.
G1
G2
CLKIN_B+
CLKIN_B–
I*
AC Coupled
200–500 mVPPD
(See Table 2)
System Clock Input B.
One of three differential clock inputs selected by the
DSPLL when generating the SONET/SDH compliant
clock outputs. The frequencies of the Si5364 clock
outputs are each a 1, 8, or 32x multiple of the fre-
quency of the selected clock input. The multiplication
ratio is selected using Frequency Select (FRQSEL)
control pins associated with each clock output. An
additional scaling factor of either 238/255 or 255/238
can be selected for FEC operation using the
FEC[1:0] control pins.
The clock input frequency is nominally 19.44 MHz.
and can be varied over the range indicated in Table 3
on page 8 to produce other output frequencies.
CLKIN_B is the second highest priority clock input
during automatic switching mode operation.
*Note:
The LVTTL inputs on the Si5364 device have an internal pulldown mechanism that causes the input to default to a logic
low state if the input is not driven from an external source.
相关PDF资料 |
PDF描述 |
|---|---|
| SI5365-C-GQ | IC CLOCK MULTIPLIER PROG 100TQFP |
| SI5366-C-GQ | IC CLOCK MULTIPLIER PREC 100TQFP |
| SI5367A-C-GQ | IC CLOCK MULTIPLIER PROG 100TQFP |
| SI5368A-C-GQ | IC CLK MULTIPLIER ATTEN 100TQFP |
| SI5369A-C-GQ | IC CLK MULT JITTER ATTEN 100TQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| Si5364-H-BLR | 功能描述:时钟发生器及支持产品 SONET/SDH Precision 19MHz 155MHz 622MHz RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| Si5364-H-GL | 功能描述:时钟发生器及支持产品 SONET/SDH Prcsn Port Card Clock Multiplr RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| Si5364-H-GLR | 功能描述:时钟发生器及支持产品 SONET/SDH Precision 19MHz 155MHz 622MHz RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SI5365 | 制造商:SILABS 制造商全称:SILABS 功能描述:PIN-PROGRAMMABLE PRECISION CLOCK MULTIPLIER |
| Si5365/66-EVB | 功能描述:时钟和定时器开发工具 Si5365/Si5366 EVAL BOARD RoHS:否 制造商:Texas Instruments 产品:Evaluation Modules 类型:Clock Conditioners 工具用于评估:LMK04100B 频率:122.8 MHz 工作电源电压:3.3 V |
发布紧急采购，3分钟左右您将得到回复。