- 您现在的位置：买卖IC网 > PDF目录69380 > ST92T196A9 (STMICROELECTRONICS) 16-BIT, OTPROM, 24 MHz, MICROCONTROLLER, PDIP56 PDF资料下载
参数资料
| 型号： | ST92T196A9 |
| 厂商： | STMICROELECTRONICS |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 16-BIT, OTPROM, 24 MHz, MICROCONTROLLER, PDIP56 |
| 封装： | 0.600 INCH, PLASTIC, SDIP-56 |
| 文件页数： | 88/268页 |
| 文件大小： | 3049K |
| 代理商： | ST92T196A9 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页当前第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页
178/268
- FOUR-CHANNEL I2C BUS INTERFACE (I2C)
I2C BUS INTERFACE (Cont’d)
DATA REGISTER (I2CDR)
R243 - Read/Write
Register Page: 44
Reset Value: 0000 0000(00h)
Bit 7:0 = SR[8:1]
address or data byte
These bits contains the address or data byte load-
ed by software for sending on the I2C bus, and
also the address or data byte received on the bus
to be read by software.
When read, this register reflects the last byte
which has been transferred on the bus. Reading
this register is equivalent to reading the shift regis-
ter of the interface.
When written, the contents of this register will be
transferred into the shift register of the interface.
STATUS REGISTER 2 (I2CSTR2)
R244 - Read/Write (Bit 7:6),Read Only (Bit 5:0)
Register Page: 44
Reset Value: 0000 0000(00h)
Bit 7 = ISCEN
Interrupt on Stop Condition Enable
bit
This bit determines if an interrupt is generated as
soon as a stop condition has been detected on the
bus.
0: No interrupt generated on a bus stop condition
1: An interrupt is generated on a bus stop condi-
tion.
Note: When the interface is involved in a transac-
tion, checking the ERROR status flag related to
the error detection allows to determine if the trans-
action has been successfully completed. This in-
terrupt can be useful for an interface waiting for a
“bus free” condition in order to become a master
as soon as possible. Checking the ACTIVE bit (in
the I2CSTR1 register) allows to correctly identify
an interrupt generated by a stop condition.
Bit 6 = SFEN
Spike Filter Enable bit
This bit enables or disables the spike filters on the
SDAx and SCLx inputs (x is 1 to 4).
0: spike filters disabled
1: spike filters enabled
Note: The length of a pulse identified as a spike
depends on the CPUCLK frequency used (CPU-
CLK frequencies from 10 to 20 Mhz allow to filter
pulses smaller than 100 to 40 ns).
Bit 5 = SCLIN
SCL Input status bit
This read-only bit describes the current logic state
on the SCL bus.
It can be used to sample the signal on a newly se-
lected SCL bus for a quick determination concern-
ing the bus use and the bus clock frequency.
Bit 4 = SDAIN
SDA Input status bit
This read-only bit describes the current logic state
on the SDA bus.
It can be used to sample the signal on a newly se-
lected SDA bus for a quick determination of the
state of this bus, prior starting a transaction.
Bit 3 = INT
Interrupt status bit
This (read-only) bit indicates if an event has oc-
curred.
0: No interrupt requested or an interrupt resulting
from a stop condition occurred.
1: The interface enters an interrupt state resulting
from any error (bus error or arbitration loss) or
any byte transfer completed.
Bit 2 = UNPROC
Unprocessed flag bit
This bit is useful in a multimaster mode system, to
solve conflicts between a “Repeated Start” or a
“Stop” condition and any bit of an address or data
byte from other concurrent masters.
0: No error occurred.
1: A master interface tried to generate a “Repeat-
ed Start” or a “Stop” condition, which never oc-
curred.
Note: If this bit is set, it will automatically activate
the ERROR bit.
Note: This bit is only valid when the Advanced
Features Enable bit AFEN is set in the I2CCTR
register.
70
SR8
SR7
SR6
SR5
SR4
SR3
SR2
SR1
70
ISCEN SFEN SCLIN SDAIN
INT UNPROC UNEXP MISP
相关PDF资料 |
PDF描述 |
|---|---|
| ST92E196A9 | 16-BIT, EEPROM, 24 MHz, MICROCONTROLLER, CDIP56 |
| ST92T196B7 | 16-BIT, OTPROM, 24 MHz, MICROCONTROLLER, PDIP56 |
| STA2051TR | 32-BIT, FLASH, 66 MHz, RISC MICROCONTROLLER, PQFP64 |
| STA2051ETR | 32-BIT, FLASH, 66 MHz, RISC MICROCONTROLLER, PQFP64 |
| STA2051 | 32-BIT, FLASH, 66 MHz, RISC MICROCONTROLLER, PQFP64 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ST92T96N9B1/AIN | 制造商:STMicroelectronics 功能描述: |
| ST-930 | 制造商:UNBRANDED 功能描述:MULTIMETER DIGITAL BARGRAPH |
| ST93003 | 功能描述:两极晶体管 - BJT Hi Vltg FAST SWITCH PNP Pwr TRANSISTOR RoHS:否 制造商:STMicroelectronics 配置: 晶体管极性:PNP 集电极—基极电压 VCBO: 集电极—发射极最大电压 VCEO:- 40 V 发射极 - 基极电压 VEBO:- 6 V 集电极—射极饱和电压: 最大直流电集电极电流: 增益带宽产品fT: 直流集电极/Base Gain hfe Min:100 A 最大工作温度: 安装风格:SMD/SMT 封装 / 箱体:PowerFLAT 2 x 2 |
| ST9300403SS | 制造商:Seagate Technology 功能描述:- Bulk |
| ST9300453SS | 制造商:Seagate Technology 功能描述:- Bulk |
发布紧急采购，3分钟左右您将得到回复。