参数资料
| 型号： | SW-QUARTUS-SE-FIX |
| 厂商： | Altera |
| 文件页数： | 124/136页 |
| 文件大小： | 0K |
| 描述： | QUARTUS II ANNUAL SUBSCRIPTION |
| 应用说明： | Software Licensing App Note |
| 产品培训模块： | Quartus II Design Software |
| 标准包装： | 1 |
| 类型： | 设计软件 |
| 适用于相关产品： | Altera 设备 |
| 产品目录页面： | 605 (CN2011-ZH PDF) |
| 其它名称： | 544-1247 FIXEDPC |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页当前第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页
C HAPTER 8: EDA T OOL S UPPORT
F ORMAL V ERIFICATION
Figure 3. Formal Verification Flow
RTL Verilog HDL or
VHDL source design
files ( .v , .vhd )
EDA Synthesis
Tools
Verilog
Quartus
Mapping
Files ( .vqm )
Quartus II
Analysis & Synthesis
quartus_map
Quartus II Fitter
quartus_fit
Quartus II
Gate-level VQM Files
compared against Quartus II
Verilog Output Files ( .vo )
EDA Netlist Writer
quartus_eda
Verilog
RTL VHDL & Verilog HDL source
design files compared against
Verilog Output Files ( .vo ) (Cadence
Encounter Conformal Only)
EDA Formal
Verification Tool
Compared against VQM
Files or RTL source files
Output
Files ( .vo )
Tool-specific
formal
verification
scripts
Quartus II Formal
Verification Libraries
The type of formal verification supported by the Quartus II software is
equivalence checking, which compares the functional equivalence of the
source design with the revised design by using mathematical techniques
rather than by performing simulation using test vectors. Equivalence
checking greatly decreases the time to verify the design. The Quartus II
software allows you to verify the logical equivalence between the
synthesized gate-level Verilog Quartus Mapping Files ( .vqm ) generated by
an EDA synthesis tool and the Verilog Output Files ( .vo ) generated by the
Quartus II software. For the Cadence Encounter Conformal software, the
Quartus II software also allows you to verify the logical equivalence
between RTL VHDL design files ( .vhd ) or Verilog HDL design files ( .v ) and
Quartus II software–generated Verilog Output Files. Figure 4 shows which
file types are compared in formal verification.
A LTERA C ORPORATION
I NTRODUCTION TO THE Q UARTUS II S OFTWARE
■
115
相关PDF资料 |
PDF描述 |
|---|---|
| SW-QUARTUS-SE-FLT | SUBSCRIPTION FLOATALL REPL |
| SW006012 | C COMPILER FOR DSPIC30F FAMILY |
| SW006013 | C COMPILER MPLAB FOR DSPIC DSC |
| SW006015 | C COMPILER MPLAB C32 |
| SW300003-EVAL | LIBRARY SOFT MODEM-EVAL ONLY |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SW-QUARTUS-SE-FLT | 功能描述:开发软件 FLOATING LICENSE FOR QUARTUS II RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| SWR | 制造商:RUBYCON 制造商全称:RUBYCON CORPORATION 功能描述:METALLIZED POLYESTER FILM CAPACITORS |
| SWR-1 | 制造商:Sunhayato 功能描述: |
| SWR100MD | 功能描述:基准电压& 基准电流 Sine Wave Ref. Custom RoHS:否 制造商:STMicroelectronics 产品:Voltage References 拓扑结构:Shunt References 参考类型:Programmable 输出电压:1.24 V to 18 V 初始准确度:0.25 % 平均温度系数（典型值）:100 PPM / C 串联 VREF - 输入电压（最大值）: 串联 VREF - 输入电压（最小值）: 分流电流（最大值）:60 mA 最大工作温度:+ 125 C 封装 / 箱体:SOT-23-3L 封装:Reel |
| SWR-10-12 | 制造商:Raxxess 功能描述:Wall Mount 10RU Hinged Rack with 12" Usable Depth |
发布紧急采购，3分钟左右您将得到回复。