参数资料
| 型号： | SW-QUARTUS-SE-FIX |
| 厂商： | Altera |
| 文件页数： | 83/136页 |
| 文件大小： | 0K |
| 描述： | QUARTUS II ANNUAL SUBSCRIPTION |
| 应用说明： | Software Licensing App Note |
| 产品培训模块： | Quartus II Design Software |
| 标准包装： | 1 |
| 类型： | 设计软件 |
| 适用于相关产品： | Altera 设备 |
| 产品目录页面： | 605 (CN2011-ZH PDF) |
| 其它名称： | 544-1247 FIXEDPC |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页当前第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页
C HAPTER 5: T IMING A NALYSIS AND D ESIGN O PTIMIZATION
T IMING C LOSURE
Using the Chip Planner
You can use the Chip Planner to view logic placement made by the Fitter,
view user assignments and LogicLock region assignments, and routing
information for a design. You can use this information to identify critical
paths in the design and make timing assignments, location assignments, and
LogicLock region assignments to achieve timing closure.
!
Using Chip Planner to Achieve Timing Closure
The Quartus II Chip Planner provides a single interface for viewing and making
changes to the design floorplan as well as making ECO-style post-fit netlist changes.
For the list of devices supported by Chip Planner, see Quartus II Help.
Chip Planner Tasks And Layers
The Chip Planner can simultaneously show user assignments and Fitter
location assignments. You can customize the way the Chip Planner displays
information with the Task list and the commands the View menu.
The following are the pre-defined tasks in the Chip Planner:
■
■
■
■
Floorplan editing
Post-compilation editing
Partition display
Clock region assignment creation
You can use the Layers Settings command on the View menu to select more
than one combination of these elements for a customized view of your
design in the device. You can view global and local routing, ports, used and
unused assignments, pin and location assignments, user and fitter-placed
LogicLock regions, clock regions, and other elements in any combination.
Making Assignments
To facilitate achieving timing closure, the Chip Editor assignment tasks
allow you to make or change location assignments directly in the floorplan.
You can create and assign nodes or entities to custom regions and to
LogicLock regions, and you can also edit existing assignments to logic cells,
rows, columns, and regions.. You can also locate any node (or set of nodes)
and make assignments in the Assignment Editor.
74
■
I NTRODUCTION TO THE Q UARTUS II S OFTWARE
A LTERA C ORPORATION
相关PDF资料 |
PDF描述 |
|---|---|
| SW-QUARTUS-SE-FLT | SUBSCRIPTION FLOATALL REPL |
| SW006012 | C COMPILER FOR DSPIC30F FAMILY |
| SW006013 | C COMPILER MPLAB FOR DSPIC DSC |
| SW006015 | C COMPILER MPLAB C32 |
| SW300003-EVAL | LIBRARY SOFT MODEM-EVAL ONLY |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SW-QUARTUS-SE-FLT | 功能描述:开发软件 FLOATING LICENSE FOR QUARTUS II RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| SWR | 制造商:RUBYCON 制造商全称:RUBYCON CORPORATION 功能描述:METALLIZED POLYESTER FILM CAPACITORS |
| SWR-1 | 制造商:Sunhayato 功能描述: |
| SWR100MD | 功能描述:基准电压& 基准电流 Sine Wave Ref. Custom RoHS:否 制造商:STMicroelectronics 产品:Voltage References 拓扑结构:Shunt References 参考类型:Programmable 输出电压:1.24 V to 18 V 初始准确度:0.25 % 平均温度系数（典型值）:100 PPM / C 串联 VREF - 输入电压（最大值）: 串联 VREF - 输入电压（最小值）: 分流电流（最大值）:60 mA 最大工作温度:+ 125 C 封装 / 箱体:SOT-23-3L 封装:Reel |
| SWR-10-12 | 制造商:Raxxess 功能描述:Wall Mount 10RU Hinged Rack with 12" Usable Depth |
发布紧急采购，3分钟左右您将得到回复。