- 您现在的位置：买卖IC网 > PDF目录382626 > TMPR3922AU 32-Bit Microprocessor PDF资料下载
参数资料
| 型号： | TMPR3922AU |
| 元件分类： | 32位微控制器 |
| 英文描述： | 32-Bit Microprocessor |
| 中文描述： | 32位微处理器 |
| 文件页数： | 195/230页 |
| 文件大小： | 1451K |
| 代理商： | TMPR3922AU |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页当前第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页
TOSHIBA
TMPR3904F Rev. 2.0
187
12.4.5 Receiver Controller
For the receive control, the start bit is detected by the majority logic to start a data receiving
operation. Data receiving is conducted also by the majority logic. The start bit and the
receiving of the data 1 bit are sampled at SIOCLK 16 clocks. The majority logic is implemented
based on the three results of the 7th, 8th, and 9th clocks. (The data that are the same for two or
more of the three results are chosen.)
When a parity bit is attached to a 7-bit length, the parity is shifted in to the 8th bit of the receive
shift register to be stored in the highest-order bit of the receive read buffer.
When a parity bit is attached to a 8-bit length, the parity is stored in the RWUB of the line
control register.
12.4.6 Receiver shift register
This is a 8-bit shift register. It shifts in such that the first data bit that was received is bit0 (the
lowest-order bit).
12.4.7 Receiver read buffer
This is a buffer placed between the receive shift register and the receive FIFO buffer. After
receiving a data frame, the data are stored in this buffer and a parity check is conducted.
12.4.8 Transmitter controller
When the transfer shift register has taken out all of the previous data, one data frame is taken
from the transfer FIFO buffer to the transfer shift register. 1 bit is sent out every SIOCLK 16
clocks.
12.4.9 Transmitter shift register
This is a 8-bit shift register. It shifts out from the lowest order-bit in due order to transfer data.
12.4.10 Host I/F
The sending data are written into the transfer FIFO buffer by the interrupt by the sending data
empty or the DMA transfer. The writing-in by the interrupt is conducted by the byte by the
CPU. Every time the read pointer of the transfer FIFO buffer changes, an interrupt is generated
to request the CPU for sending data. In the writing-in to the transfer FIFO buffer by the DMA
transfer, when sending data of 4 bytes or 8 bytes are sent to the transfer shift register (when the
read pointer (0-7) becomes 4 and 0), a DMA request is generated and the data for sending are
taken in from the memory.
The reading-out from the receive FIFO buffer is conducted by the interrupt process or the DMA
transfer. Every time 1-byte receiving data are written in to the receive FIFO buffer (i.e., every
time the write pointer of the receive FIFO buffer moves), an interrupt is generated and the CPU
reads out the data.
In the interrupt mode, the FIFO functions as a simple one stage buffer and makes up a double-
buffer with a read buffer.
相关PDF资料 |
PDF描述 |
|---|---|
| TMPR4927ATB-200 | MICROPROCESSOR|64-BIT|CMOS|BGA|420PIN|PLASTIC |
| TMPR4955AF-167 | Microcontroller |
| TMPR4955AF-200 | MICROPROCESSOR|64-BIT|CMOS|QFP|160PIN|PLASTIC |
| TMR-DLY | Logic IC |
| TMR005-SERIES | Interface IC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TMPR3922CU-129 | 制造商:Toshiba America Electronic Components 功能描述: |
| TMPR3927 | 制造商:TOSHIBA 制造商全称:Toshiba Semiconductor 功能描述:32-Bit TX System RISC TX39 Family |
| TMPR3927CFE | 制造商:Toshiba America Electronic Components 功能描述: |
| TMPR3927CFG | 制造商:Toshiba America Electronic Components 功能描述:MIPS RISC (133=MHZ) LEADFREE VERSION - Bulk |
| TMPR4925 | 制造商:TOSHIBA 制造商全称:Toshiba Semiconductor 功能描述:64-Bit TX System RISC TX49 Family |
发布紧急采购，3分钟左右您将得到回复。