参数资料
| 型号： | XA3S1200E-4FGG400I |
| 厂商： | Xilinx Inc |
| 文件页数： | 7/37页 |
| 文件大小： | 0K |
| 描述： | IC FPGA SPARTAN-3E 1200K 400-FBG |
| 标准包装： | 60 |
| 系列： | Spartan®-3E XA |
| LAB/CLB数： | 8672 |
| 逻辑元件/单元数： | 19512 |
| RAM 位总计： | 516096 |
| 输入/输出数： | 304 |
| 门数： | 1200000 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 400-BGA |
| 供应商设备封装： | 400-FBGA（21x21） |
第1页第2页第3页第4页第5页第6页当前第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页
DS635 (v2.0) September 9, 2009
Product Specification
15
R
Table 14: Pin-to-Pin Setup and Hold Times for the IOB Input Path (System Synchronous)
Symbol
Description
Conditions
IFD_
DELAY_
VALUE=
Device
-4 Speed
Grade
Units
Min
Setup Times
TPSDCM
When writing to the Input Flip-Flop
(IFF), the time from the setup of
data at the Input pin to the active
transition at a Global Clock pin.
The DCM is used. No Input Delay
is programmed.
LVCMOS25(2),
IFD_DELAY_VALUE = 0,
with DCM(4)
0
XA3S100E
2.98
ns
XA3S250E
2.59
ns
XA3S500E
2.59
ns
XA3S1200E
2.58
ns
XA3S1600E
2.59
ns
TPSFD
When writing to IFF, the time from
the setup of data at the Input pin to
an active transition at the Global
Clock pin. The DCM is not used.
The Input Delay is programmed.
LVCMOS25(2),
IFD_DELAY_VALUE =
default software setting
2
XA3S100E
3.58
ns
3
XA3S250E
3.91
ns
2
XA3S500E
4.02
ns
5
XA3S1200E
5.52
ns
4
XA3S1600E
4.46
ns
Hold Times
TPHDCM
When writing to IFF, the time from
the active transition at the Global
Clock pin to the point when data
must be held at the Input pin. The
DCM is used. No Input Delay is
programmed.
LVCMOS25(3),
IFD_DELAY_VALUE = 0,
with DCM(4)
0
XA3S100E
–0.52
ns
XA3S250E
0.14
ns
XA3S500E
0.14
ns
XA3S1200E
0.15
ns
XA3S1600E
0.14
ns
TPHFD
When writing to IFF, the time from
the active transition at the Global
Clock pin to the point when data
must be held at the Input pin. The
DCM is not used. The Input Delay
is programmed.
LVCMOS25(3),
IFD_DELAY_VALUE =
default software setting
2
XA3S100E
–0.24
ns
3
XA3S250E
–0.32
ns
2
XA3S500E
–0.49
ns
5
XA3S1200E
–0.63
ns
4
XA3S1600E
–0.39
ns
Notes:
1.
The numbers in this table are tested using the methodology presented in Table 19 and are based on the operating conditions set forth in
2.
This setup time requires adjustment whenever a signal standard other than LVCMOS25 is assigned to the Global Clock Input or the data
Input. If this is true of the Global Clock Input, subtract the appropriate adjustment from Table 17. If this is true of the data Input, add the
appropriate Input adjustment from the same table.
3.
This hold time requires adjustment whenever a signal standard other than LVCMOS25 is assigned to the Global Clock Input or the data
Input. If this is true of the Global Clock Input, add the appropriate Input adjustment from Table 17. If this is true of the data Input, subtract
the appropriate Input adjustment from the same table. When the hold time is negative, it is possible to change the data before the clock’s
active edge.
4.
DCM output jitter is included in all measurements.
相关PDF资料 |
PDF描述 |
|---|---|
| 93C86BT-E/ST | IC EEPROM 16KBIT 1024X16 8-TSSOP |
| 93C86BT-E/MS | IC EEPROM 16KBIT 1024X16 8-MSOP |
| 93C86B-E/ST | IC EEPROM 16KBIT 1024X16 8-TSSOP |
| 93C86B-E/MS | IC EEPROM 16KBIT 1024X16 8-MSOP |
| XC3SD3400A-4CS484C | SPARTAN-3ADSP FPGA 3400K 484CSA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XA3S1200E-4FGG400Q | 功能描述:IC FPGA SPARTAN-3E 1200K 400-FBG RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E XA 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XA3S1200E-4FTG256I | 功能描述:IC FPGA SPARTAN3E 1200K 256FTBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E XA 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XA3S1200E-4FTG256Q | 功能描述:IC FPGA SPARTAN3E 1200K 256FTBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E XA 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XA3S1400A | 制造商:XILINX 制造商全称:XILINX 功能描述:XA Spartan-3A Automotive FPGA Family Data Sheet |
| XA3S1400A-4FGG484I | 功能描述:IC FPGA SPARTAN3A 1400K 484-FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3A XA 产品变化通告:Step Intro and Pkg Change 11/March/2008 标准包装:1 系列:Virtex®-5 SXT LAB/CLB数:4080 逻辑元件/单元数:52224 RAM 位总计:4866048 输入/输出数:480 门数:- 电源电压:0.95 V ~ 1.05 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:1136-BBGA，FCBGA 供应商设备封装:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5 |
发布紧急采购，3分钟左右您将得到回复。