参数资料
| 型号： | XA3SD3400A-4FGG676I |
| 厂商： | Xilinx Inc |
| 文件页数： | 35/58页 |
| 文件大小： | 0K |
| 描述： | SPARTAN-3ADSP FPGA 3400K 676FBGA |
| 产品培训模块： | Extended Spartan 3A FPGA Family |
| 标准包装： | 40 |
| 系列： | Spartan®-3A DSP XA |
| LAB/CLB数： | 5968 |
| 逻辑元件/单元数： | 53712 |
| RAM 位总计： | 2322432 |
| 输入/输出数： | 469 |
| 门数： | 3400000 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 676-BGA |
| 供应商设备封装： | 676-FBGA（27x27） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页当前第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页
XA Spartan-3A DSP Automotive FPGA Family Data Sheet
DS705 (v2.0) April 18, 2011
Product Specification
40
DSP48A Timing
To reference the DSP48A block diagram, see the XtremeDSP DSP48A for Spartan-3A DSP FPGAs User Guide (UG431).
Table 35: Setup Times for the DSP48A
Symbol
Description
Pre-adder
Multiplier
Post-adder
Speed Grade: -4
Units
Min
Setup Times of Data/Control Pins to the Input Register Clock
TDSPDCK_AA
A input to A register CLK
–
–0.04
ns
TDSPDCK_DB
D input to B register CLK
Yes(1)
–
–1.88
ns
TDSPDCK_CC
C input to C register CLK
–
–0.05
ns
TDSPDCK_DD
D input to D register CLK
–
–0.04
ns
TDSPDCK_OPB
OPMODE input to B register CLK
Yes
–
–0.42
ns
TDSPDCK_OPOP
OPMODE input to OPMODE register CLK
–
–0.06
ns
Setup Times of Data Pins to the Pipeline Register Clock
TDSPDCK_AM
A input to M register CLK
–Yes
–3.79
ns
TDSPDCK_BM
B input to M register CLK
Yes
–4.97
ns
No
Yes
–3.79
ns
TDSPDCK_DM
D input to M register CLK
Yes
–5.06
ns
TDSPDCK_OPM
OPMODE to M register CLK
Yes
–5.42
ns
Setup Times of Data/Control Pins to the Output Register Clock
TDSPDCK_AP
A input to P register CLK
–Yes
Yes
5.49
ns
TDSPDCK_BP
B input to P register CLK
Yes
6.74
ns
No
Yes
5.48
ns
TDSPDCK_DP
D input to P register CLK
Yes
6.83
ns
TDSPDCK_CP
C input to P register CLK
–
Yes
2.18
ns
TDSPDCK_OPP
OPMODE input to P register CLK
Yes
7.18
ns
Notes:
1.
“Yes” means that the component is in the path. “No” means that the component is being bypassed. “–” means that no path exists, so it is not
applicable.
2.
The numbers in this table are based on the operating conditions set forth in Table 8.
相关PDF资料 |
PDF描述 |
|---|---|
| XA6SLX75T-3FGG484Q | IC FPGA SPARTAN 6 484FGGBGA |
| XA95144XL-15CSG144I | IC CPLD 144MC 117 I/O 144CSBGA |
| XAM1808AZCE4 | IC ARM PROCESSOR 361NFBGA |
| XC1765ESOG8C | IC PROM SERIAL 65K 8-SOIC |
| XC17S200AVQ44I | IC PROM SER 200000 I-TEMP 44VQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| X-A4A-300L | 制造商:Leach International Corporation 功能描述:MID RANGE - Bulk |
| X-A4C-300M | 制造商:Leach International Corporation 功能描述:MID RANGE - Bulk |
| X-A4M-300L | 制造商:Leach International Corporation 功能描述:MID RANGE - Bulk |
| X-A4M-300M | 制造商:Leach International Corporation 功能描述:MID RANGE - Bulk |
| X-A4N | 制造商:Leach International Corporation 功能描述:MID RANGE - Bulk |
发布紧急采购，3分钟左右您将得到回复。