参数资料
| 型号： | XC2S200E-6PQG208C |
| 厂商： | Xilinx Inc |
| 文件页数： | 66/108页 |
| 文件大小： | 0K |
| 描述： | IC SPARTAN-IIE FPGA 200K 208PQFP |
| 标准包装： | 24 |
| 系列： | Spartan®-IIE |
| LAB/CLB数： | 1176 |
| 逻辑元件/单元数： | 5292 |
| RAM 位总计： | 57344 |
| 输入/输出数： | 146 |
| 门数： | 200000 |
| 电源电压： | 1.71 V ~ 1.89 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 208-BFQFP |
| 供应商设备封装： | 208-PQFP（28x28） |
| 其它名称： | 122-1324 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页当前第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页
60
DS077-4 (v3.0) August 9, 2013
Product Specification
Spartan-IIE FPGA Family: Pinout Tables
R
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
I/O (CS),
L5P_YY
1
P112
All
-
I/O (WRITE),
L5N_YY
1
P113
All
-
I/O
1
P114
-
I/O, VREF
Bank 1
1
P115
-
All
I/O
1
P116
-
I/O, L4P_YY
1
P117
All
XC2S100E
I/O, L4N_YY
1
P118
All
-
GND
-
P119
-
VCCINT
-
P120
-
I/O, L3P_YY
1
P121
All
-
I/O, L3N_YY
1
P122
All
-
I/O, VREF
Bank 1
1
P123
-
All
I/O
1
P124
-
I/O (DLL), L2P
1
P125
-
GCK2, I
1
P126
-
GND
-
P127
-
VCCO
-
P128
-
GCK3, I
0
P129
-
VCCINT
-
P130
-
I/O (DLL), L2N
0
P131
-
I/O, VREF
Bank 0
0
P132
-
All
I/O, L1P_YY
0
P133
All
-
I/O, L1N_YY
0
P134
All
-
VCCINT
-
P135
-
GND
-
P136
-
I/O, L0P_YY
0
P137
All
-
I/O, L0N_YY
0
P138
All
XC2S100E
TQ144 Pinouts (XC2S50E and XC2S100E)
(Continued)
Pad Name
Pin
LVDS
Async.
Output
Option
VREF
Option
Function
Bank
I/O
0
P139
-
I/O, VREF
Bank 0
0
P140
-
All
I/O
0
P141
-
I/O
0
P142
-
TCK
-
P143
-
VCCO
-
P144
-
TQ144 Differential Clock Pins
Clock
Bank
P
N
Pin
Name
Pin
Name
GCK0
4
P55
GCK0, I
P56
I/O (DLL),
L17P
GCK1
5
P52
GCK1, I
P50
I/O (DLL),
L17N
GCK2
1
P126
GCK2, I
P125
I/O (DLL),
L2P
GCK3
0
P129
GCK3, I
P131
I/O (DLL),
L2N
TQ144 Pinouts (XC2S50E and XC2S100E)
(Continued)
Pad Name
Pin
LVDS
Async.
Output
Option
VREF
Option
Function
Bank
相关PDF资料 |
PDF描述 |
|---|---|
| XC2S200E-6PQ208C | IC FPGA 1.8V 1176 CLB'S 208-PQFP |
| 747275-4 | CONN D-SUB STRAIN RELIEF 9POS |
| XC3S700A-5FTG256C | IC FPGA SPARTAN-3A 256K 256FTBGA |
| XA3S400-4PQG208Q | IC FPGA SPARTAN-3 400K 208-PQFP |
| EEC43DTEF | CONN EDGECARD 86POS .100 EYELET |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC2S200E-6PQG208I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-IIE FPGA |
| XC2S200E-6TQ144C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-IIE 1.8V FPGA Family |
| XC2S200E-6TQ144I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-IIE 1.8V FPGA Family |
| XC2S200E-6TQG144C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-IIE FPGA |
| XC2S200E-6TQG144I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-IIE FPGA |
发布紧急采购，3分钟左右您将得到回复。