参数资料
| 型号： | XC3S1200E-5FTG256C |
| 厂商： | Xilinx Inc |
| 文件页数： | 17/227页 |
| 文件大小： | 0K |
| 描述： | IC FPGA SPARTAN3E 1200K 256FTBGA |
| 标准包装： | 90 |
| 系列： | Spartan®-3E |
| LAB/CLB数： | 2168 |
| 逻辑元件/单元数： | 19512 |
| RAM 位总计： | 516096 |
| 输入/输出数： | 190 |
| 门数： | 1200000 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 256-LBGA |
| 供应商设备封装： | 256-FTBGA |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页当前第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页
Spartan-3E FPGA Family: Functional Description
DS312 (v4.1) July 19, 2013
Product Specification
113
Revision History
The following table shows the revision history for this document.
Date
Version
Revision
03/01/2005
1.0
Initial Xilinx release.
03/21/2005
1.1
11/23/2005
2.0
Updated values of On-Chip Differential Termination resistors. Updated Table 7. Updated configuration
Reprogramming via JTAG if FPGA Set for BPI Configuration. Added Stepping 0 limitations when
Daisy-Chaining in SPI configuration mode. Added Multiplier/Block RAM Interaction section. Updated
Digital Clock Managers (DCMs) section, especially Phase Shifter (PS) portion. Corrected and
section. Added Spansion, Winbond, and Macronix to list of SPI Flash vendors in Table 53 and Table 56.
Clarified that SPI mode configuration supports Atmel ‘C’- and ‘D’-series DataFlash. Updated the
Programming Support section for SPI Flash PROMs. Added Power-On Precautions if PROM Supply is
Global Clock Inputs sections to BPI configuration mode topic. Updated and amplified Powering
Spartan-3E FPGAs section. Added Production Stepping section.
03/22/2006
3.0
Upgraded data sheet status to Preliminary. Updated Input Delay Functions and Figure 6. Added
clarification that Input-only pins also have Pull-Up and Pull-Down Resistors. Added design note about
address setup and hold requirements to Block RAM. Added warning message about software
differences between ISE 8.1i, Service Pack 3 and earlier software to FIXED Phase Shift Mode and
VARIABLE Phase Shift Mode. Added message about using GCLK1 in DLL Clock Input Connections
Behavior During Configuration. Highlighted which pins have configuration pull-up resistors unaffected
by HSWAP in Table 46. Updated bitstream image sizes for the XC3S1200E and XC3S1600E in
Updated Dynamically Loading Multiple Configuration Images Using MultiBoot Option section. Added
design note about BPI daisy-chaining software support to BPI Daisy-Chaining section. Updated JTAG
revision codes in Table 67. Added No Internal Charge Pumps or Free-Running Oscillators. Updated
information on production stepping differences in Table 71. Updated Software Version Requirements.
04/10/2006
3.1
Updated JTAG User ID information. Clarified Note 1, Figure 5. Clarified that Figure 45 shows electrical
Table 32 to show the specific clock line driven by the associated BUFGMUX primitive. Corrected the
Table 41 to show that the I0-input is the preferred connection to a BUFGMUX.
05/19/2006
3.2
Made further clarifying changes to Figure 46, showing both direct inputs to BUFGMUX primitives and
to DCMs. Added Atmel AT45DBxxxD-series DataFlash serial PROMs to Table 53. Added details that
intermediate FPGAs in a BPI-mode, multi-FPGA configuration daisy-chain must be from either the
Spartan-3E or the Virtex-5 FPGA families (see BPI Daisy-Chaining). Added Using JTAG Interface to
which Spartan-3E FPGA product options support the Readback feature, shown in Table 68.
05/30/2006
3.2.1
Corrected various typos and incorrect links.
10/02/2006
3.3
Clarified that the block RAM Readback feature is available either on the -5 speed grade or the Industrial
temperature range.
11/09/2006
3.4
Updated the description of the Input Delay Functions. The ODDR2 flip-flop with C0 or C1 Alignment is
Replaced missing text in Clock Buffers/Multiplexers. Updated SPI Flash devices in Table 53. Updated
parallel NOR Flash devices in Table 61. Direct, SPI Flash in-system Programming Support was added
beginning with ISE 8.1i iMPACT software for STMicro and Atmel SPI PROMs. Updated Table 71 and
Table 72 as Stepping 1 is in full production. Freshened various hyper links. Promoted Module 2 to
Production status.
相关PDF资料 |
PDF描述 |
|---|---|
| ACC60DRXH | CONN EDGECARD 120PS .100 DIP SLD |
| GCB100DHAR | CONN EDGECARD 200PS R/A .050 SLD |
| 3341-25 | CONN JACKSOCKET M2.5/M2 0.41" |
| XC3S1200E-4FTG256I | IC FPGA SPARTAN3E 1200K 256FTBGA |
| XC6SLX25T-N3CSG324C | IC FPGA SPARTAN-6 324CSBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC3S1200E-5FTG256I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family |
| XC3S1200E-5PQ208C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family |
| XC3S1200E-5PQ208I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family |
| XC3S1200E-5PQG208C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family |
| XC3S1200E-5PQG208I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family |
发布紧急采购，3分钟左右您将得到回复。