参数资料
| 型号： | XC3S1200E-5FTG256C |
| 厂商： | Xilinx Inc |
| 文件页数： | 57/227页 |
| 文件大小： | 0K |
| 描述： | IC FPGA SPARTAN3E 1200K 256FTBGA |
| 标准包装： | 90 |
| 系列： | Spartan®-3E |
| LAB/CLB数： | 2168 |
| 逻辑元件/单元数： | 19512 |
| RAM 位总计： | 516096 |
| 输入/输出数： | 190 |
| 门数： | 1200000 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 256-LBGA |
| 供应商设备封装： | 256-FTBGA |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页当前第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页
Spartan-3E FPGA Family: Functional Description
DS312 (v4.1) July 19, 2013
Product Specification
15
In the Spartan-3E device, the signal D2 can be cascaded
into the storage element of the adjacent slave IOB. There it
is re-registered to ICLK1, and only then fed to the FPGA
fabric where it is now already in the same time domain as
D1. Here, the FPGA fabric uses only the clock ICLK1 to
process the received data. See Figure 9 for a graphical
illustration of this function.
ODDR2
As a DDR output pair, the master IOB registers data coming
from the FPGA fabric on the rising edge of OCLK1 (= D1)
and the rising edge of OCLK2 (= D2), which is typically the
same as the falling edge of OCLK1. These two bits of data
are multiplexed by the DDR mux and forwarded to the
output pin. The D2 data signal must be re-synchronized
from the OCLK1 clock domain to the OCLK2 domain using
FPGA slice flip-flops. Placement is critical at high
frequencies, because the time available is only one half a
clock cycle. See Figure 10 for a graphical illustration of this
function.
The C0 or C1 alignment feature of the ODDR2 flip-flop,
originally introduced in the Spartan-3E FPGA family, is not
recommended or supported in the ISE development
software. The ODDR2 flip-flop without the alignment feature
remains fully supported. Without the alignment feature, the
ODDR2 feature behaves equivalent to the ODDR flip-flop
on previous Xilinx FPGA families.
SelectIO Signal Standards
The Spartan-3E I/Os feature inputs and outputs that
support a wide range of I/O signaling standards (Table 6
and Table 7). The majority of the I/Os also can be used to
form differential pairs to support any of the differential
signaling standards (Table 7).
To define the I/O signaling standard in a design, set the
IOSTANDARD attribute to the appropriate setting. Xilinx
provides a variety of different methods for applying the
IOSTANDARD for maximum flexibility. For a full description
of different methods of applying attributes to control
IOSTANDARD, refer to the Xilinx Software Manuals and
Help.
X-Ref Target - Figure 8
Figure 8: Input DDR (without Cascade Feature)
X-Ref Target - Figure 9
Figure 9: Input DDR Using Spartan-3E Cascade Feature
ICLK2
To Fabric
PAD
D1
D2
d
PAD
ICLK1
D1
D2
d
d+2
d+4
d+6
d+8
d+7
d+6
d+5
d+4
d+3
d+2
d+1
d-1
d+1
d+3
d+5
d+7
D
Q
ICLK1
ICLK2
DS312-2_21_021105
D
Q
D
Q
ICLK1
To Fabric
PAD
D1
D2
PAD
ICLK2
D
Q
ICLK1
ICLK2
D
Q
IQ2
IDDRIN2
D1
D2
d-1
d+1
d+3
d+5
d+7
d
d+2
d+4
d+6
d+8
d
d+8
d+7
d+6
d+5
d+4
d+3
d+2
d+1
DS312-2_22_030105
X-Ref Target - Figure 10
Figure 10: Output DDR
D
Q
OCLK1
From
Fabric
PAD
D2
D1
d+4
d+3
d+2
d+1
d
PAD
OCLK1
D1
D2
OCLK2
D
Q
OCLK2
DS312-2_23_030105
d+1
d+3
d+5
d+7
d
d+2
d+4
d+6
d+8
d+9
d+8
d+10
d+5
d+6
d+7
相关PDF资料 |
PDF描述 |
|---|---|
| ACC60DRXH | CONN EDGECARD 120PS .100 DIP SLD |
| GCB100DHAR | CONN EDGECARD 200PS R/A .050 SLD |
| 3341-25 | CONN JACKSOCKET M2.5/M2 0.41" |
| XC3S1200E-4FTG256I | IC FPGA SPARTAN3E 1200K 256FTBGA |
| XC6SLX25T-N3CSG324C | IC FPGA SPARTAN-6 324CSBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC3S1200E-5FTG256I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family |
| XC3S1200E-5PQ208C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family |
| XC3S1200E-5PQ208I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family |
| XC3S1200E-5PQG208C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family |
| XC3S1200E-5PQG208I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family |
发布紧急采购，3分钟左右您将得到回复。