参数资料
| 型号： | XC3S250E-4VQG100I |
| 厂商： | Xilinx Inc |
| 文件页数： | 11/227页 |
| 文件大小： | 0K |
| 描述： | IC FPGA SPARTAN-3E 250K 100-VQFP |
| 标准包装： | 90 |
| 系列： | Spartan®-3E |
| LAB/CLB数： | 612 |
| 逻辑元件/单元数： | 5508 |
| RAM 位总计： | 221184 |
| 输入/输出数： | 66 |
| 门数： | 250000 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 100-TQFP |
| 供应商设备封装： | 100-VQFP（14x14） |
| 其它名称： | 122-1715 XC3S250E-4VQG100I-ND |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页当前第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页
Spartan-3E FPGA Family: Functional Description
DS312 (v4.1) July 19, 2013
Product Specification
108
Bitstream Generator (BitGen) Options
For additional information, refer to the “Configuration
Bitstream Generator (BitGen) Settings” chapter in UG332.
Various Spartan-3E FPGA functions are controlled by
specific bits in the configuration bitstream image. These
values are specified when creating the bitstream image with
the Bitstream Generator (BitGen) software.
Table 69 provides a list of all BitGen options for Spartan-3E
FPGAs.
Table 69: Spartan-3E FPGA Bitstream Generator (BitGen) Options
Option Name
Pins/Function
Affected
Values
(default)
Description
ConfigRate
CCLK,
Configuration
1, 3, 6,
12, 25, 50
Sets the approximate frequency, in MHz, of the internal oscillator using for Master
Serial, SPI, and BPI configuration modes. The internal oscillator powers up at its lowest
frequency, and the new setting is loaded as part of the configuration bitstream. The
software default value is 1 (~1.5 MHz) starting with ISE 8.1, Service Pack 1.
StartupClk
Configuration,
Startup
Cclk
Default. The CCLK signal (internally or externally generated) controls the startup
sequence when the FPGA transitions from configuration mode to the user mode. See
UserClk
A clock signal from within the FPGA application controls the startup sequence when the
FPGA transitions from configuration mode to the user mode. See Start-Up. The FPGA
application supplies the user clock on the CLK pin on the STARTUP_SPARTAN3E
primitive.
Jtag
The JTAG TCK input controls the startup sequence when the FPGA transitions from the
configuration mode to the user mode. See Start-Up.
UnusedPin
Unused I/O
Pins
Pulldown
Default. All unused I/O pins and input-only pins have a pull-down resistor to GND.
Pullup
All unused I/O pins and input-only pins have a pull-up resistor to the VCCO_# supply
for its associated I/O bank.
Pullnone
All unused I/O pins and input-only pins are left floating (Hi-Z, high-impedance,
three-state). Use external pull-up or pull-down resistors or logic to apply a valid signal
level.
DONE_cycle
DONE pin,
Configuration
Startup
1, 2, 3, 4,
5, 6
Selects the Configuration Startup phase that activates the FPGA’s DONE pin. See
GWE_cycle
All flip-flops,
LUT RAMs, and
SRL16 shift
registers, Block
RAM,
Configuration
Startup
1, 2, 3, 4,
5, 6
Selects the Configuration Startup phase that asserts the internal write-enable signal to
all flip-flops, LUT RAMs and shift registers (SRL16). It also enables block RAM read and
write operations. See Start-Up.
Done
Waits for the DONE pin input to go High before asserting the internal write-enable signal
to all flip-flops, LUT RAMs and shift registers (SRL16). Block RAM read and write
operations are enabled at this time.
Keep
Retains the current GWE_cycle setting for partial reconfiguration applications.
GTS_cycle
All I/O pins,
Configuration
1, 2, 3, 4,
5, 6
Selects the Configuration Startup phase that releases the internal three-state control,
holding all I/O buffers in high-impedance (Hi-Z). Output buffers actively drive, if so
configured, after this point. See Start-Up.
Done
Waits for the DONE pin input to go High before releasing the internal three-state control,
holding all I/O buffers in high-impedance (Hi-Z). Output buffers actively drive, if so
configured, after this point.
Keep
Retains the current GTS_cycle setting for partial reconfiguration applications.
LCK_cycle
DCMs,
Configuration
Startup
NoWait
The FPGA does not wait for selected DCMs to lock before completing configuration.
0, 1, 2, 3,
4, 5, 6
If one or more DCMs in the design have the STARTUP_WAIT attribute set to TRUE, the
FPGA waits for such DCMs to acquire their respective input clock and assert their
LOCKED output. This setting selects the Configuration Startup phase where the FPGA
waits for the DCMs to lock.
DonePin
DONE pin
Pullup
Internally connects a pull-up resistor between DONE pin and VCCAUX. An external
330
Ω pull-up resistor to VCCAUX is still recommended.
Pullnone
No internal pull-up resistor on DONE pin. An external 330
Ω pull-up resistor to VCCAUX
is required.
相关PDF资料 |
PDF描述 |
|---|---|
| 24LC21T-I/SN | IC EEPROM 1KBIT 400KHZ 8SOIC |
| 24LC21A/SN | IC EEPROM 1KBIT 400KHZ 8SOIC |
| 24LC21AT/SN | IC EEPROM 1KBIT 400KHZ 8SOIC |
| 24LC21AT-I/SN | IC EEPROM 1KBIT 400KHZ 8SOIC |
| 24LC21A-I/SN | IC EEPROM 1KBIT 400KHZ 8SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC3S250E-5CP132C | 制造商:Xilinx 功能描述:FPGA SPARTAN-3E 250K GATES 5508 CELLS 657MHZ 90NM 1.2V 132CS - Trays |
| XC3S250E-5CP132I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family |
| XC3S250E-5CPG132C | 功能描述:IC FPGA SPARTAN-3E 250K 132CSBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XC3S250E-5CPG132C4124 | 制造商:Xilinx 功能描述: |
| XC3S250E-5CPG132I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family |
发布紧急采购，3分钟左右您将得到回复。