参数资料
| 型号： | XC3S250E-4VQG100I |
| 厂商： | Xilinx Inc |
| 文件页数： | 163/227页 |
| 文件大小： | 0K |
| 描述： | IC FPGA SPARTAN-3E 250K 100-VQFP |
| 标准包装： | 90 |
| 系列： | Spartan®-3E |
| LAB/CLB数： | 612 |
| 逻辑元件/单元数： | 5508 |
| RAM 位总计： | 221184 |
| 输入/输出数： | 66 |
| 门数： | 250000 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 100-TQFP |
| 供应商设备封装： | 100-VQFP（14x14） |
| 其它名称： | 122-1715 XC3S250E-4VQG100I-ND |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页当前第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页
Spartan-3E FPGA Family: Functional Description
DS312 (v4.1) July 19, 2013
Product Specification
40
Block RAM Attribute Definitions
A block RAM has a number of attributes that control its
behavior as shown in Table 24.
Block RAM Data Operations
Writing data to and accessing data from the block RAM are
synchronous operations that take place independently on
each of the two ports. Table 25 describes the data
operations of each port as a result of the block RAM control
signals in their default active-High edges.
The waveforms for the write operation are shown in the top
and EN signals enable the active edge of CLK, data at the
DI input bus is written to the block RAM location addressed
by the ADDR lines.
Table 24: Block RAM Attributes
Function
Attribute
Possible Values
Initial Content for Data Memory, Loaded during
Configuration
INITxx
(INIT_00 through INIT3F)
Each initialization string defines 32 hex values of the
16384-bit data memory of the block RAM.
Initial Content for Parity Memory, Loaded
during Configuration
INITPxx
(INITP_00 through INITP0F)
Each initialization string defines 32 hex values of the
2048-bit parity data memory of the block RAM.
Data Output Latch Initialization
INIT
(single-port)
INITA
, INITB (dual-port)
Hex value the width of the chosen port.
Data Output Latch Synchronous Set/Reset
Value
SRVAL
(single-port)
SRVAL_A
, SRVAL_B (dual-port)
Hex value the width of the chosen port.
Data Output Latch Behavior during Write (see
WRITE_MODE
WRITE_FIRST, READ_FIRST, NO_CHANGE
Table 25: Block RAM Function Table
Input Signals
Output Signals
RAM Data
GSR
EN
SSR
WE
CLK
ADDR
DIP
DI
DOP
DO
Parity
Data
Immediately After Configuration
Loaded During Configuration
X
INITP_xx
INIT_xx
Global Set/Reset Immediately After Configuration
1
X
INIT
No Chg
RAM Disabled
0
X
No Chg
Synchronous Set/Reset
0
110
↑
X
SRVAL
No Chg
Synchronous Set/Reset During Write RAM
0
111
↑
addr
pdata
Data
SRVAL
RAM(addr)
← pdata
RAM(addr)
← data
Read RAM, no Write Operation
0
100
↑
addr
X
RAM(pdata)
RAM(data)
No Chg
Write RAM, Simultaneous Read Operation
0
101
↑
addr
pdata
Data
WRITE_MODE = WRITE_FIRST
pdata
data
RAM(addr)
← pdata
RAM(addr)
← data
WRITE_MODE = READ_FIRST
RAM(data)
RAM(addr)
← pdata
RAM(addr)
← pdata
WRITE_MODE = NO_CHANGE
No Chg
RAM(addr)
← pdata
RAM(addr)
← pdata
相关PDF资料 |
PDF描述 |
|---|---|
| 24LC21T-I/SN | IC EEPROM 1KBIT 400KHZ 8SOIC |
| 24LC21A/SN | IC EEPROM 1KBIT 400KHZ 8SOIC |
| 24LC21AT/SN | IC EEPROM 1KBIT 400KHZ 8SOIC |
| 24LC21AT-I/SN | IC EEPROM 1KBIT 400KHZ 8SOIC |
| 24LC21A-I/SN | IC EEPROM 1KBIT 400KHZ 8SOIC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC3S250E-5CP132C | 制造商:Xilinx 功能描述:FPGA SPARTAN-3E 250K GATES 5508 CELLS 657MHZ 90NM 1.2V 132CS - Trays |
| XC3S250E-5CP132I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family |
| XC3S250E-5CPG132C | 功能描述:IC FPGA SPARTAN-3E 250K 132CSBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XC3S250E-5CPG132C4124 | 制造商:Xilinx 功能描述: |
| XC3S250E-5CPG132I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family |
发布紧急采购，3分钟左右您将得到回复。