参数资料
| 型号： | XC3S250E-5PQG208C |
| 厂商： | Xilinx Inc |
| 文件页数： | 12/227页 |
| 文件大小： | 0K |
| 描述： | IC FPGA SPARTAN-3E 250K 208-PQFP |
| 标准包装： | 24 |
| 系列： | Spartan®-3E |
| LAB/CLB数： | 612 |
| 逻辑元件/单元数： | 5508 |
| RAM 位总计： | 221184 |
| 输入/输出数： | 158 |
| 门数： | 250000 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 208-BFQFP |
| 供应商设备封装： | 208-PQFP（28x28） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页当前第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页
Spartan-3E FPGA Family: Functional Description
DS312 (v4.1) July 19, 2013
Product Specification
109
DriveDone
DONE pin
No
When configuration completes, the DONE pin stops driving Low and relies on an
external 330
Ω pull-up resistor to VCCAUX for a valid logic High.
Yes
When configuration completes, the DONE pin actively drives High. When using this
option, an external pull-up resistor is no longer required. Only one device in an FPGA
daisy-chain should use this setting.
DonePipe
DONE pin
No
The input path from DONE pin input back to the Startup sequencer is not pipelined.
Yes
This option adds a pipeline register stage between the DONE pin input and the Startup
sequencer. Used for high-speed daisy-chain configurations when DONE cannot rise in
a single CCLK cycle. Releases GWE and GTS signals on the first rising edge of
StartupClk after the DONE pin input goes High.
ProgPin
PROG_B pin
Pullup
Internally connects a pull-up resistor or between PROG_B pin and VCCAUX. An external
4.7 k
Ω pull-up resistor to VCCAUX is still recommended since the internal pull-up value
may be weaker (see Table 78).
Pullnone
No internal pull-up resistor on PROG_B pin. An external 4.7 k
Ω pull-up resistor to
VCCAUX is required.
TckPin
JTAG TCK pin
Pullup
Internally connects a pull-up resistor between JTAG TCK pin and VCCAUX.
Pulldown
Internally connects a pull-down resistor between JTAG TCK pin and GND.
Pullnone
No internal pull-up resistor on JTAG TCK pin.
TdiPin
JTAG TDI pin
Pullup
Internally connects a pull-up resistor between JTAG TDI pin and VCCAUX.
Pulldown
Internally connects a pull-down resistor between JTAG TDI pin and GND.
Pullnone
No internal pull-up resistor on JTAG TDI pin.
TdoPin
JTAG TDO pin
Pullup
Internally connects a pull-up resistor between JTAG TDO pin and VCCAUX.
Pulldown
Internally connects a pull-down resistor between JTAG TDO pin and GND.
Pullnone
No internal pull-up resistor on JTAG TDO pin.
TmsPin
JTAG TMS pin
Pullup
Internally connects a pull-up resistor between JTAG TMS pin and VCCAUX.
Pulldown
Internally connects a pull-down resistor between JTAG TMS pin and GND.
Pullnone
No internal pull-up resistor on JTAG TMS pin.
UserID
JTAG User ID
register
User string The 32-bit JTAG User ID register value is loaded during configuration. The default value
is all ones, 0xFFFF_FFFF hexadecimal. To specify another value, enter an 8-character
hexadecimal value.
Security
JTAG,
SelectMAP,
Readback,
Partial
reconfiguration
None
Readback and limited partial reconfiguration are available via the JTAG port or via the
SelectMAP interface, if the Persist option is set to Yes.
Level1
Readback function is disabled. Limited partial reconfiguration is still available via the
JTAG port or via the SelectMAP interface, if the Persist option is set to Yes.
Level2
Readback function is disabled. Limited partial reconfiguration is disabled.
CRC
Configuration
Enable
Default. Enable CRC checking on the FPGA bitstream. If error detected, FPGA asserts
INIT_B Low and DONE pin stays Low.
Disable
Turn off CRC checking.
Persist
SelectMAP
interface pins,
BPI mode,
Slave mode,
Configuration
No
All BPI and Slave mode configuration pins are available as user-I/O after configuration.
Yes
This option is required for Readback and partial reconfiguration using the SelectMAP
interface. The SelectMAP interface pins (see Slave Parallel Mode) are reserved after
configuration and are not available as user-I/O.
Table 69: Spartan-3E FPGA Bitstream Generator (BitGen) Options (Cont’d)
Option Name
Pins/Function
Affected
Values
(default)
Description
相关PDF资料 |
PDF描述 |
|---|---|
| XC3S400AN-4FTG256I | IC FPGA SPARTAN-3AN 256FTBGA |
| XC3S500E-4VQG100C | IC FPGA SPARTAN-3E 500K 100-VQFP |
| GEC50DTEH | CONN EDGECARD 100POS .100 EYELET |
| 24FC64T-I/SM | IC EEPROM 64KBIT 1MHZ 8SOIC |
| 25LC010AT-E/OT | IC EEPROM 1KBIT 10MHZ SOT23-6 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC3S250E-5PQG208I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family |
| XC3S250E-5TQ144C | 制造商:Xilinx 功能描述:FPGA SPARTAN-3E 250K GATES 5508 CELLS 657MHZ COMM 90NM 1.2V - Trays |
| XC3S250E-5TQ144I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family |
| XC3S250E5TQG144C | 制造商:XILINX 功能描述:New |
| XC3S250E-5TQG144C | 功能描述:IC FPGA SPARTAN-3E 250K 144-TQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3E 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
发布紧急采购，3分钟左右您将得到回复。