- 您现在的位置：买卖IC网 > PDF目录225572 > XC4VFX100-11FFG1517I (XILINX INC) FPGA, 10544 CLBS, 1181 MHz, PBGA1517 PDF资料下载
参数资料
| 型号： | XC4VFX100-11FFG1517I |
| 厂商： | XILINX INC |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 10544 CLBS, 1181 MHz, PBGA1517 |
| 封装： | LEAD FREE, FBGA-1517 |
| 文件页数： | 19/58页 |
| 文件大小： | 1863K |
| 代理商： | XC4VFX100-11FFG1517I |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页当前第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页
Virtex-4 FPGA Data Sheet: DC and Switching Characteristics
DS302 (v3.7) September 9, 2009
Product Specification
26
Input/Output Logic Switching Characteristics
Table 32: ILOGIC Switching Characteristics
Symbol
Description
Speed Grade
Units
-12
-11
-10
Setup/Hold
TICE1CK / TICKCE1
CE1 pin Setup/Hold with respect to CLK
0.58
–0.23
0.66
–0.23
0.79
–0.23
ns
TICECK / TICKCE
DLYCE pin Setup/Hold with respect to C
0.16
0.11
0.19
0.13
0.23
0.16
ns
TIRSTCK / TICKRST
DLYRST pin Setup/Hold with respect to C
–0.03
0.37
–0.02
0.45
–0.02
0.54
ns
TIINCCK / TICKINC
DLYINC pin Setup/Hold with respect to C
0.01
0.36
0.01
0.43
0.01
0.51
ns
TISRCK / TICKSR
SR/REV pin Setup/Hold with respect to CLK
1.15
–0.56
1.33
–0.56
1.59
–0.56
ns
TIDOCK / TIOCKD
D pin Setup/Hold with respect to CLK without Delay
0.24
–0.10
0.28
–0.10
0.34
–0.10
ns
TIDOCKD / TIOCKDD
D pin Setup/Hold with respect to CLK
(IOBDELAY_TYPE = DEFAULT)
6.64
–5.99
7.63
–5.99
8.84
–5.99
ns
D pin Setup/Hold with respect to CLK
(IOBDELAY_TYPE = FIXED, IOBDELAY_VALUE = 0)(1)
0.81
–0.63
0.87
–0.63
1.09
–0.63
ns
Combinatorial
TIDI
D pin to O pin propagation delay, no Delay
0.17
0.20
0.24
ns
TIDID
D pin to O pin propagation delay
(IOBDELAY_TYPE = DEFAULT)
6.00
6.91
7.96
ns
D pin to O pin propagation delay
(IOBDELAY_TYPE = FIXED, IOBDELAY_VALUE = 0)(1)
0.74
0.79
0.99
ns
Sequential Delays
TIDLO
D pin to Q1 pin using flip-flop as a latch without Delay
0.50
0.59
0.71
ns
TIDLOD
D pin to Q1 pin using flip-flop as a latch
(IOBDELAY_TYPE = DEFAULT)
6.90
7.94
9.21
ns
D pin to Q1 pin using flip-flop as a latch
(IOBDELAY_TYPE = FIXED, IOBDELAY_VALUE = 0)(1)
1.07
1.18
1.45
ns
TICKQ
CLK to Q outputs
0.53
0.60
0.72
ns
TICE1Q
CE1 pin to Q1 using flip-flop as a latch, propagation delay
0.90
1.06
1.27
ns
TRQ
SR/REV pin to OQ/TQ out
1.70
2.03
2.44
ns
TGSRQ
Global Set/Reset to Q outputs
1.54
1.73
2.03
ns
Set/Reset
TRPW
Minimum Pulse Width, SR/REV inputs
0.53
0.59
0.70
ns,
Min
Notes:
1.
Recorded at 0 tap value. Refer to Timing Report for other values.
相关PDF资料 |
PDF描述 |
|---|---|
| XC4VFX100-12FFG1152C | FPGA, 10544 CLBS, 1181 MHz, PBGA1152 |
| XC4VFX100-12FFG1517C | FPGA, 10544 CLBS, 1181 MHz, PBGA1517 |
| XC5206-3PCG84I | FPGA, 196 CLBS, 6000 GATES, 83 MHz, PQCC84 |
| XC5206-3PQG100I | FPGA, 196 CLBS, 6000 GATES, 83 MHz, PQFP100 |
| XC5206-3PQG160I | FPGA, 196 CLBS, 6000 GATES, 83 MHz, PQFP160 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC4VFX100-12FF1152C | 制造商:Xilinx 功能描述: |
| XC4VFX100-12FF1517C | 制造商:Xilinx 功能描述: |
| XC4VFX100-12FFG1152C | 功能描述:IC FPGA VIRTEX-4FX 100K 1152FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Virtex®-4 FX 产品变化通告:XC4000(E,L) Discontinuation 01/April/2002 标准包装:24 系列:XC4000E/X LAB/CLB数:100 逻辑元件/单元数:238 RAM 位总计:3200 输入/输出数:80 门数:3000 电源电压:4.5 V ~ 5.5 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:120-BCBGA 供应商设备封装:120-CPGA（34.55x34.55） |
| XC4VFX100-12FFG1152CES | 制造商:Xilinx 功能描述: |
| XC4VFX100-12FFG1517C | 功能描述:IC FPGA VIRTEX-4FX 100K 1517FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Virtex®-4 FX 产品变化通告:XC4000(E,L) Discontinuation 01/April/2002 标准包装:24 系列:XC4000E/X LAB/CLB数:100 逻辑元件/单元数:238 RAM 位总计:3200 输入/输出数:80 门数:3000 电源电压:4.5 V ~ 5.5 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:120-BCBGA 供应商设备封装:120-CPGA（34.55x34.55） |
发布紧急采购，3分钟左右您将得到回复。