- 您现在的位置：买卖IC网 > PDF目录225572 > XC4VFX100-11FFG1517I (XILINX INC) FPGA, 10544 CLBS, 1181 MHz, PBGA1517 PDF资料下载
参数资料
| 型号： | XC4VFX100-11FFG1517I |
| 厂商： | XILINX INC |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 10544 CLBS, 1181 MHz, PBGA1517 |
| 封装： | LEAD FREE, FBGA-1517 |
| 文件页数： | 6/58页 |
| 文件大小： | 1863K |
| 代理商： | XC4VFX100-11FFG1517I |
第1页第2页第3页第4页第5页当前第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页
Virtex-4 FPGA Data Sheet: DC and Switching Characteristics
DS302 (v3.7) September 9, 2009
Product Specification
14
Table 16: Processor Block Switching Characteristics
Description
Symbol
Speed Grade
Units
-12
-11
-10
Setup and Hold Relative to Clock (CPMC405CLOCK)
Clock and Power Management control inputs
TPPCDCK_CORECKI/
TPPCCKD_CORECKI
0.60
0.20
0.65
0.20
0.74
0.23
ns, Min
Reset control inputs
TPPCDCK_RSTCHIP/
TPPCCKD_RSTCHIP
0.60
0.20
0.65
0.20
0.74
0.23
ns, Min
Debug control inputs
TPPCDCK_EXBUSHAK/
TPPCCKD_EXBUSHAK
0.60
0.20
0.65
0.20
0.74
0.23
ns, Min
Trace control inputs
TPPCDCK_TRCDIS/
TPPCCKD_TRCDIS
0.60
0.20
0.65
0.20
0.74
0.23
ns, Min
External Interrupt Controller control inputs
TPPCDCK_CINPIRQ/
TPPCCKD_CINPIRQ
1.04
0.20
1.15
0.20
1.40
0.23
ns, Min
Clock to Out
Clock and Power Management control outputs
TPPCCKO_CORESLP
1.35
1.51
1.74
ns, Max
Reset control outputs
TPPCCKO_RSTCHIP
1.441.591.83
ns, Max
Debug control outputs
TPPCCKO_DBGLDAPU
1.34
1.48
1.70
ns, Max
Trace control outputs
TPPCCKO_TRCCYCLE
1.52
1.68
1.83
ns, Max
Clock
CPMC405CLOCK minimum pulse width, High
TCPWH
1.11
1.25
1.43
ns, Min
CPMC405CLOCK minimum pulse width, Low
TCPWL
1.11
1.25
1.43
ns, Min
Table 17: Processor Block PLB Switching Characteristics
Description
Symbol
Speed Grade
Units
-12
-11
-10
Setup and Hold Relative to Clock (PLBCLK)
Processor Local Bus (ICU/DCU) control inputs
TPPCDCK_ICUBUSY/
TPPCCKD_ICUBUSY
0.60
0.20
0.66
0.20
0.76
0.23
ns, Min
Processor Local Bus (ICU/DCU) data inputs
TPPCDCK_ICURDDB/
TPPCCKD_ICURDDB
0.90
0.20
1.00
0.20
1.15
0.23
ns, Min
Clock to Out
Processor Local Bus (ICU/DCU) control outputs
TPPCCKO_DCUABORT
1.61
1.78
2.05
ns, Max
Processor Local Bus (ICU/DCU) address bus outputs
TPPCCKO_ICUABUS
1.66
1.85
2.13
ns, Max
Processor Local Bus (ICU/DCU) data bus outputs
TPPCCKO_DCUWRDBUS
2.08
2.24
2.57
ns, Max
Table 18: Processor Block JTAG Switching Characteristics
Description
Symbol
Speed Grade
Units
-12
-11
-10
Setup and Hold Relative to Clock (JTAGC405TCK)
JTAG control inputs
TPPCDCK_JTGTDI
TPPCCKD_JTGTDI
1.16
0.20
1.29
0.20
1.48
0.23
ns, Min
JTAG reset input
TPPCDCK_JTGTRSTN
TPPCCKD_JTGTRSTN
0.60
0.20
0.65
0.20
0.74
0.23
ns, Min
Clock to Out
JTAG control outputs
TPPCCKO_JTGTDO
1.68
1.79
2.14
ns, Max
相关PDF资料 |
PDF描述 |
|---|---|
| XC4VFX100-12FFG1152C | FPGA, 10544 CLBS, 1181 MHz, PBGA1152 |
| XC4VFX100-12FFG1517C | FPGA, 10544 CLBS, 1181 MHz, PBGA1517 |
| XC5206-3PCG84I | FPGA, 196 CLBS, 6000 GATES, 83 MHz, PQCC84 |
| XC5206-3PQG100I | FPGA, 196 CLBS, 6000 GATES, 83 MHz, PQFP100 |
| XC5206-3PQG160I | FPGA, 196 CLBS, 6000 GATES, 83 MHz, PQFP160 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC4VFX100-12FF1152C | 制造商:Xilinx 功能描述: |
| XC4VFX100-12FF1517C | 制造商:Xilinx 功能描述: |
| XC4VFX100-12FFG1152C | 功能描述:IC FPGA VIRTEX-4FX 100K 1152FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Virtex®-4 FX 产品变化通告:XC4000(E,L) Discontinuation 01/April/2002 标准包装:24 系列:XC4000E/X LAB/CLB数:100 逻辑元件/单元数:238 RAM 位总计:3200 输入/输出数:80 门数:3000 电源电压:4.5 V ~ 5.5 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:120-BCBGA 供应商设备封装:120-CPGA（34.55x34.55） |
| XC4VFX100-12FFG1152CES | 制造商:Xilinx 功能描述: |
| XC4VFX100-12FFG1517C | 功能描述:IC FPGA VIRTEX-4FX 100K 1517FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Virtex®-4 FX 产品变化通告:XC4000(E,L) Discontinuation 01/April/2002 标准包装:24 系列:XC4000E/X LAB/CLB数:100 逻辑元件/单元数:238 RAM 位总计:3200 输入/输出数:80 门数:3000 电源电压:4.5 V ~ 5.5 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:120-BCBGA 供应商设备封装:120-CPGA（34.55x34.55） |
发布紧急采购，3分钟左右您将得到回复。