- 您现在的位置：买卖IC网 > PDF目录225572 > XC4VFX100-11FFG1517I (XILINX INC) FPGA, 10544 CLBS, 1181 MHz, PBGA1517 PDF资料下载
参数资料
| 型号： | XC4VFX100-11FFG1517I |
| 厂商： | XILINX INC |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 10544 CLBS, 1181 MHz, PBGA1517 |
| 封装： | LEAD FREE, FBGA-1517 |
| 文件页数： | 9/58页 |
| 文件大小： | 1863K |
| 代理商： | XC4VFX100-11FFG1517I |
第1页第2页第3页第4页第5页第6页第7页第8页当前第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页
Virtex-4 FPGA Data Sheet: DC and Switching Characteristics
DS302 (v3.7) September 9, 2009
Product Specification
17
Table 25: RocketIO Receiver Switching Characteristics
Description
Symbol
Conditions
Min
Typ
Max
Units
Serial data rate, -10
FGRX
0.622
3.125
Gb/s
Serial data rate, -11
FGRX
0.622
6.5
Gb/s
XAUI Receive Jitter Tolerance (8B/10B CJPAT) (2)
Rate (Gb/s) Mode(3)
Frequency
Receive Deterministic Jitter Tolerance
TDJTOL
3.125
ACDR
0.37
UI(1)
Receive Total Jitter Tolerance
TTJTOL(6)
3.125
ACDR
0.65
Receive Sinusoidal Jitter Tolerance
TSJTOL(7)
3.125
ACDR
f = 22.1 kHz
8.5
3.125
ACDR
f = 1.875 MHz
0.10
3.125
ACDR
f = 20 MHz
0.10
General Receive Jitter Tolerance
Rate (Gb/s)
Mode(3)
Pattern
Receive deterministic jitter tolerance
TDJTOL(2,4)
6.5(5)
ACDR
PRBS7
0.65
UI(1)
5.0(5)
ACDR
PRBS7
0.65
4.25(5)
ACDR
PRBS7
0.65
3.125
ACDR
PRBS7
0.60
2.5
ACDR
PRBS7
0.55
1.25
ACDR
PRBS7
0.50
1.25
DCDR
PRBS7
0.50
1.25
DCDR
PRBS31
0.40
0.622
DCDR
PRBS31
0.40
Sinusoidal jitter tolerance
TSJTOL
6.5(9)
ACDR
PRBS7
0.65
5.0(9)
ACDR
PRBS7
0.65
4.25(9)
ACDR
PRBS7
0.65
3.125(8)
ACDR
PRBS7
0.50
2.5(8)
ACDR
PRBS7
0.50
1.25(8)
ACDR
PRBS7
0.50
1.25(8)
DCDR
PRBS7
0.55
1.25(8)
DCDR
PRBS31
0.35
DCDR
PRBS31
0.55
RXUSRCLK frequency
TRX
For slower speed grades = MaxDataRate/32
250
MHz
RXUSRCLK2 frequency
TRX2
250
MHz
RXUSRCLK duty cycle
TRXDC
40
60
%
RXUSRCLK2 duty cycle
TRX2DC
40
60
%
Differential input skew
TISKEW
20
ps
Differential receive input sensitivity(2)
VEYE
110
mV
On-chip AC coupling corner frequency
Signal detect response time
RXSIGDETResponsetime
30
ns
Input capacitance at the Die
CDIE
fF
Excess capacitance at the solder ball
CBALL
fF
Notes:
1.
UI = Unit Interval
2.
Using receiver equalization setting of 111 (14 dB).
3.
ACDR = Analog CDR and DCDR = Digital CDR.
4.
Deterministic jitter (DJ) is composed of 75% ISI + 25% high frequency
sinusoidal jitter (SJ).
5.
Deterministic Jitter (DJ) composed of ISI + 0.10 UI of high frequency SJ +
0.15 UI of RJ.
6.
Sum of DJ, random jitter (RJ) of at least 0.55 UI, and sinusoidal jitter
as defined by mask in IEEE Std 802.3ae-2002, Figure 47-5.
7.
SJ in addition to 0.55 UI of DJ +RJ.
8.
Jitter frequency = 5 MHz.
9.
Jitter frequency = 10 MHz.
相关PDF资料 |
PDF描述 |
|---|---|
| XC4VFX100-12FFG1152C | FPGA, 10544 CLBS, 1181 MHz, PBGA1152 |
| XC4VFX100-12FFG1517C | FPGA, 10544 CLBS, 1181 MHz, PBGA1517 |
| XC5206-3PCG84I | FPGA, 196 CLBS, 6000 GATES, 83 MHz, PQCC84 |
| XC5206-3PQG100I | FPGA, 196 CLBS, 6000 GATES, 83 MHz, PQFP100 |
| XC5206-3PQG160I | FPGA, 196 CLBS, 6000 GATES, 83 MHz, PQFP160 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC4VFX100-12FF1152C | 制造商:Xilinx 功能描述: |
| XC4VFX100-12FF1517C | 制造商:Xilinx 功能描述: |
| XC4VFX100-12FFG1152C | 功能描述:IC FPGA VIRTEX-4FX 100K 1152FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Virtex®-4 FX 产品变化通告:XC4000(E,L) Discontinuation 01/April/2002 标准包装:24 系列:XC4000E/X LAB/CLB数:100 逻辑元件/单元数:238 RAM 位总计:3200 输入/输出数:80 门数:3000 电源电压:4.5 V ~ 5.5 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:120-BCBGA 供应商设备封装:120-CPGA（34.55x34.55） |
| XC4VFX100-12FFG1152CES | 制造商:Xilinx 功能描述: |
| XC4VFX100-12FFG1517C | 功能描述:IC FPGA VIRTEX-4FX 100K 1517FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Virtex®-4 FX 产品变化通告:XC4000(E,L) Discontinuation 01/April/2002 标准包装:24 系列:XC4000E/X LAB/CLB数:100 逻辑元件/单元数:238 RAM 位总计:3200 输入/输出数:80 门数:3000 电源电压:4.5 V ~ 5.5 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:120-BCBGA 供应商设备封装:120-CPGA（34.55x34.55） |
发布紧急采购，3分钟左右您将得到回复。