参数资料
| 型号： | XC6SLX45T-2FG484I |
| 厂商： | Xilinx Inc |
| 文件页数： | 55/89页 |
| 文件大小： | 0K |
| 描述： | IC FPGA SPARTAN 6 484FGGBGA |
| 标准包装： | 60 |
| 系列： | Spartan® 6 LXT |
| LAB/CLB数： | 3411 |
| 逻辑元件/单元数： | 43661 |
| RAM 位总计： | 2138112 |
| 输入/输出数： | 296 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 484-BBGA |
| 供应商设备封装： | 484-FBGA |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页当前第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页
Spartan-6 FPGA Data Sheet: DC and Switching Characteristics
DS162 (v3.0) October 17, 2011
Product Specification
59
Table 54: Switching Characteristics for the Delay-Locked Loop (DLL)(1)
Symbol
Description
Speed Grade
Units
-3
-3N
-2
-1L
Min
Max
Min
Max
Min
Max
Min
Max
Output Frequency Ranges
CLKOUT_FREQ_CLK0
Frequency for the CLK0 and
CLK180 outputs.
5
280
5
280
5
250
5
175
MHz
CLKOUT_FREQ_CLK90
Frequency for the CLK90 and
CLK270 outputs.
5
200
5
200
5
200
5
175
MHz
CLKOUT_FREQ_2X
Frequency for the CLK2X and
CLK2X180 outputs.
10
375
10
375
10
334
10
250
MHz
CLKOUT_FREQ_DV
Frequency for the CLKDV output.
0.3125
186
0.3125
186
0.3125
166
0.3125
88.6
MHz
Output Clock Jitter(2)(3)(4)
CLKOUT_PER_JITT_0
Period jitter at the CLK0 output.
–
±100
–
±100
–
±100
–
±100
ps
CLKOUT_PER_JITT_90
Period jitter at the CLK90 output.
–
±150
–
±150
–
±150
–
±150
ps
CLKOUT_PER_JITT_180
Period jitter at the CLK180 output.
–
±150
–
±150
–
±150
–
±150
ps
CLKOUT_PER_JITT_270
Period jitter at the CLK270 output.
–
±150
–
±150
–
±150
–
±150
ps
CLKOUT_PER_JITT_2X
Period jitter at the CLK2X and
CLK2X180 outputs.
Maximum = ±[0.5% of CLKIN period + 100]
ps
CLKOUT_PER_JITT_DV1
Period jitter at the CLKDV output
when performing integer division.
–
±150
–
±150
–
±150
–
±150
ps
CLKOUT_PER_JITT_DV2
Period jitter at the CLKDV output
when performing non-integer
division.
Maximum = ±[0.5% of CLKIN period + 100]
ps
Duty Cycle(4)
CLKOUT_DUTY_CYCLE_DLL Duty cycle variation for the CLK0,
CLK90, CLK180, CLK270, CLK2X,
CLK2X180, and CLKDV outputs,
including the BUFGMUX and clock
tree duty-cycle distortion.
Typical = ±[1% of CLKIN period + 350]
ps
Phase Alignment(4)
CLKIN_CLKFB_PHASE
Phase offset between the CLKIN
and CLKFB inputs
(CLK_FEEDBACK = 1X).
–
±150
–
±150
–
±150
–
±250
ps
Phase offset between the CLKIN
and CLKFB inputs
(CLK_FEEDBACK = 2X).(6)
–
±250
–
±250
–
±250
–
±350
CLKOUT_PHASE_DLL
Phase offset between DLL outputs
for CLK0 to CLK2X (not CLK2X180).
Maximum = ±[1% of CLKIN period + 100]
ps
Phase offset between DLL outputs
for all others.
Maximum = ±[1% of CLKIN period + 150]
Maximum =
±[1% of
CLKIN
period + 200]
ps
相关PDF资料 |
PDF描述 |
|---|---|
| XC6SLX45T-2FGG484I | IC FPGA SPARTAN 6 43K 484FGGBGA |
| 25LC080D-E/ST | IC SRL EEPROM 1KX8 2.5V 8-TSSOP |
| 25LC080C-E/MS | IC SRL EEPROM 1KX8 2.5V 8-MSOP |
| XC6SLX45T-N3CSG484I | IC FPGA SPARTAN-6 484CSBGA |
| 25AA320AXT-I/ST | IC EEPROM 32KBIT 10MHZ 8TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC6SLX45T-2FGG484C | 功能描述:IC FPGA SPARTAN 6 43K 484FGGBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan® 6 LXT 标准包装:60 系列:XP LAB/CLB数:- 逻辑元件/单元数:10000 RAM 位总计:221184 输入/输出数:244 门数:- 电源电压:1.71 V ~ 3.465 V 安装类型:表面贴装 工作温度:0°C ~ 85°C 封装/外壳:388-BBGA 供应商设备封装:388-FPBGA（23x23） 其它名称:220-1241 |
| XC6SLX45T-2FGG484CES9982 | 制造商:Xilinx 功能描述: |
| XC6SLX45T-2FGG484I | 功能描述:IC FPGA SPARTAN 6 43K 484FGGBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan® 6 LXT 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XC6SLX45T-2FGG676C | 制造商:Xilinx 功能描述: |
| XC6SLX45T-2FGG676I | 制造商:Xilinx 功能描述: |
发布紧急采购，3分钟左右您将得到回复。