参数资料
| 型号： | XCV812E-6FG900C |
| 厂商： | Xilinx Inc |
| 文件页数： | 18/118页 |
| 文件大小： | 0K |
| 描述： | IC FPGA 1.8V C-TEMP 900-FBGA |
| 产品变化通告： | FPGA Family Discontinuation 18/Apr/2011 |
| 标准包装： | 1 |
| 系列： | Virtex®-E EM |
| LAB/CLB数： | 4704 |
| 逻辑元件/单元数： | 21168 |
| RAM 位总计： | 1146880 |
| 输入/输出数： | 556 |
| 门数： | 254016 |
| 电源电压： | 1.71 V ~ 1.89 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 900-BBGA |
| 供应商设备封装： | 900-FBGA |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页当前第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页
Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays
Module 4 of 4
DS025-4 (v3.0) March 21, 2014
38
R
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
25
0
B12
G13
-
26
0
K13
A12
√
-
27
0
B13
F13
√
VREF
28
0
E13
G14
-
29
0
B14
D14
-
30
0
J14
A14
√
-
31
0
J15
K14
√
VREF
34
1
E16
A15
-
GCLK LVDS 3/2
35
1
F16
B16
-
36
1
H16
A16
-
37
1
K15
C16
√
VREF
38
1
G16
K16
√
-
39
1
E17
A17
-
40
1
C17
F17
-
41
1
A18
E18
√
VREF
42
1
A19
D18
√
-
43
1
G18
B19
-
44
1
H18
D19
-
45
1
F19
F18
√
VREF
46
1
K17
B20
√
-
48
1
C20
G19
√
-
49
1
E20
K18
√
-
51
1
A21
F20
√
-
52
1
A22
C21
√
VREF
53
1
B22
H19
-
54
1
D22
E21
-
55
1
C22
F21
√
VREF
56
1
E22
H20
√
-
57
1
A23
G21
-
58
1
K19
A24
-
59
1
B24
C24
√
VREF
60
1
G22
H21
√
-
61
1
C25
E23
-
62
1
A26
D24
-
63
1
K20
B26
√
VREF
64
1
J21
D25
√
-
66
1
G23
B27
√
-
Table 6:
FG900 Differential Pin Pair Summary —
XCV812E
Pair
Bank
P
Pin
N
Pin
AO
Other
Functions
67
1
F24
A27
√
-
69
1
C27
K21
√
CS
70
2
J22
E27
√
DIN_D0
72
2
G25
E25
√
-
73
2
E28
C30
-
75
2
D30
J23
-
76
2
L21
F28
√
VREF
77
2
G28
E30
√
-
78
2
G27
E29
-
79
2
K23
H26
-
80
2
F30
L22
√
VREF
81
2
H27
G29
√
-
82
2
G30
M21
√
-
83
2
J24
J26
-
84
2
H30
L23
-
VREF
86
2
J29
K24
-
88
2
M22
K29
-
D2
90
2
N21
K25
√
-
91
2
L24
L27
-
93
2
L26
L28
-
94
2
L30
M27
√
VREF
95
2
M26
M29
√
-
96
2
N29
M30
-
97
2
N25
N27
-
98
2
N30
P21
√
D3
99
2
N26
P28
√
-
100
2
P29
N24
√
-
101
2
P22
R26
-
102
2
P25
R29
-
VREF
104
2
R25
T30
-
106
3
R24
U29
-
TRDY
107
3
R22
T27
-
108
3
R23
T28
-
109
3
T21
T25
-
VREF
110
3
U28
U30
-
111
3
T23
U27
√
-
112
3
U25
V27
√
-
Table 6:
FG900 Differential Pin Pair Summary —
XCV812E
Pair
Bank
P
Pin
N
Pin
AO
Other
Functions
相关PDF资料 |
PDF描述 |
|---|---|
| RCB106DHAR-S621 | EDGECARD 212POS DIP R/A .050 SLD |
| XC6VLX240T-1FFG1759C | IC FPGA VIRTEX 6 241K 1759FFGBGA |
| ACC65DRXN | CONN EDGECARD 130PS .100 DIP SLD |
| RMC65DRYI-S734 | CONN EDGECARD 130PS DIP .100 SLD |
| XC4VSX55-10FF1148I | IC FPGA VIRTEX-4SX 1148FFBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XCV812E-6FG900I | 制造商:XILINX 制造商全称:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV812E-7BG404C | 制造商:XILINX 制造商全称:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV812E-7BG404I | 制造商:XILINX 制造商全称:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV812E-7BG556C | 制造商:XILINX 制造商全称:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
| XCV812E-7BG556I | 制造商:XILINX 制造商全称:XILINX 功能描述:Virtex-E 1.8 V Extended Memory Field Programmable Gate Arrays |
发布紧急采购，3分钟左右您将得到回复。