参数资料
| 型号： | XRM48L950ZWTT |
| 厂商： | Texas Instruments |
| 文件页数： | 126/176页 |
| 文件大小： | 0K |
| 描述： | MCU 16/32Bit FLASH 3MB 337NFBGA |
| 标准包装： | 1 |
| 系列： | Hercules™ ARM® RM4x |
| 应用： | 工业安全，医疗 |
| 核心处理器： | ARM? Cortex? - R4F |
| 程序存储器类型： | 闪存（3MB） |
| 控制器系列： | RM4 |
| RAM 容量： | 256K x 8 |
| 接口： | CAN，以太网，I²C，LIN，MibSPI，SCI，SPI，USB |
| 输入/输出数： | 120 |
| 电源电压： | 1.14 V ~ 3.6 V |
| 工作温度： | -40°C ~ 105°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 337-LFBGA |
| 包装： | 托盘 |
| 供应商设备封装： | 337-NFBGA（16x16） |
| 其它名称： | 296-29390 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页当前第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页
SPNS174A – APRIL 2012 – REVISED SEPTEMBER 2013
3.10 Low-EMI Output Buffers
The low-EMI output buffer has been designed explicitly to address the issue of decoupling sources of
emissions from the pins which they drive. This is accomplished by adaptively controlling the impedance of
the output buffer, and is particularly effective with capacitive loads.
This is not the default mode of operation of the low-EMI output buffers and must be enabled by setting the
system module GPCR1 register for the desired module or signal, as shown in Table 3-7. The adaptive
impedance control circuit monitors the DC bias point of the output signal. The buffer internally generates
two reference levels, VREFLOW and VREFHIGH, which are set to approximately 10% and 90% of
VCCIO, respectively.
Once the output buffer has driven the output to a low level, if the output voltage is below VREFLOW, then
the output buffer’s impedance will increase to hi-Z. A high degree of decoupling between the internal
ground bus and the output pin will occur with capacitive loads, or any load in which no current is flowing,
e.g. the buffer is driving low on a resistive path to ground. Current loads on the buffer which attempt to pull
the output voltage above VREFLOW will be opposed by the buffer’s output impedance so as to maintain
the output voltage at or below VREFLOW.
Conversely, once the output buffer has driven the output to a high level, if the output voltage is above
VREFHIGH then the output buffer’s impedance will again increase to hi-Z. A high degree of decoupling
between internal power bus ad output pin will occur with capacitive loads or any loads in which no current
is flowing, e.g. buffer is driving high on a resistive path to VCCIO. Current loads on the buffer which
attempt to pull the output voltage below VREFHIGH will be opposed by the buffer’s output impedance so
as to maintain the output voltage at or above VREFHIGH.
The bandwidth of the control circuitry is relatively low, so that the output buffer in adaptive impedance
control mode cannot respond to high-frequency noise coupling into the buffer’s power buses. In this
manner, internal bus noise approaching 20% peak-to-peak of VCCIO can be rejected.
Unlike standard output buffers which clamp to the rails, an output buffer in impedance control mode will
allow a positive current load to pull the output voltage up to VCCIO + 0.6V without opposition. Also, a
negative current load will pull the output voltage down to VSSIO – 0.6V without opposition. This is not an
issue since the actual clamp current capability is always greater than the IOH / IOL specifications.
The low-EMI output buffers are automatically configured to be in the standard buffer mode when the
device enters a low-power mode.
Table 3-7. Low-EMI Output Buffer Hookup
Module or Signal Name
Control Register to Enable Low-EMI Mode
Module: MibSPI1
GPREG1.0
Module: SPI2
GPREG1.1
Module: MibSPI3
GPREG1.2
Reserved
GPREG1.3
Reserved
GPREG1.4
Reserved
GPREG1.5
Reserved
GPREG1.6
Reserved
GPREG1.7
Signal: TMS
GPREG1.8
Signal: TDI
GPREG1.9
Signal: TDO
GPREG1.10
Signal: RTCK
GPREG1.11
Signal: TEST
GPREG1.12
Signal: nERROR
GPREG1.13
Reserved
GPREG1.14
Reserved
GPREG1.15
Copyright 2012–2013, Texas Instruments Incorporated
Device Operating Conditions
53
相关PDF资料 |
PDF描述 |
|---|---|
| XRT59L91ID-F | IC LIU E1 SGL 3.3V 16SOIC |
| XRT59L921IB | IC LIU E1 21CH 316STBGA |
| XRT72L50IQ-F | IC FRAMER DS3/E3 SGL 100QFP |
| XRT72L52IQTR-F | IC FRAMER DS3/E3 2CH 160QFP |
| XRT72L53IB-F | IC FRAMER DS3/E3 3CH 272PBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XRM48L952PGET | 功能描述:ARM微控制器 - MCU 16/32B RISC Fl. MCU RoHS:否 制造商:STMicroelectronics 核心:ARM Cortex M4F 处理器系列:STM32F373xx 数据总线宽度:32 bit 最大时钟频率:72 MHz 程序存储器大小:256 KB 数据 RAM 大小:32 KB 片上 ADC:Yes 工作电源电压:1.65 V to 3.6 V, 2 V to 3.6 V, 2.2 V to 3.6 V 工作温度范围:- 40 C to + 85 C 封装 / 箱体:LQFP-48 安装风格:SMD/SMT |
| XRM48L952ZWTT | 功能描述:ARM微控制器 - MCU 16/32B RISC Fl. MCU RoHS:否 制造商:STMicroelectronics 核心:ARM Cortex M4F 处理器系列:STM32F373xx 数据总线宽度:32 bit 最大时钟频率:72 MHz 程序存储器大小:256 KB 数据 RAM 大小:32 KB 片上 ADC:Yes 工作电源电压:1.65 V to 3.6 V, 2 V to 3.6 V, 2.2 V to 3.6 V 工作温度范围:- 40 C to + 85 C 封装 / 箱体:LQFP-48 安装风格:SMD/SMT |
| XRMQ108D00 | 制造商:TE Connectivity 功能描述: |
| XRMQ208K005+01 | 制造商:TE Connectivity 功能描述: |
| XRMQ208K00501-01 | 制造商:TE Connectivity 功能描述: |
发布紧急采购，3分钟左右您将得到回复。