参数资料
| 型号： | XRM48L950ZWTT |
| 厂商： | Texas Instruments |
| 文件页数： | 25/176页 |
| 文件大小： | 0K |
| 描述： | MCU 16/32Bit FLASH 3MB 337NFBGA |
| 标准包装： | 1 |
| 系列： | Hercules™ ARM® RM4x |
| 应用： | 工业安全，医疗 |
| 核心处理器： | ARM? Cortex? - R4F |
| 程序存储器类型： | 闪存（3MB） |
| 控制器系列： | RM4 |
| RAM 容量： | 256K x 8 |
| 接口： | CAN，以太网，I²C，LIN，MibSPI，SCI，SPI，USB |
| 输入/输出数： | 120 |
| 电源电压： | 1.14 V ~ 3.6 V |
| 工作温度： | -40°C ~ 105°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 337-LFBGA |
| 包装： | 托盘 |
| 供应商设备封装： | 337-NFBGA（16x16） |
| 其它名称： | 296-29390 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页当前第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页
HCLK
DMMCLK
DMMSYNC
DMMDATA
DMMnENA
D00
D01
D10
D11
D20
D21
D30
D31
D40
D41
D50
SPNS174A – APRIL 2012 – REVISED SEPTEMBER 2013
Table 4-48. DMMDATA Timing
Parameter
MIN
Description
tssu(DMM)
2ns
SYNC active to clk falling edge setup time
tsh(DMM)
3ns
clk falling edge to SYNC deactive hold time
tdsu(DMM)
2ns
DATA to clk falling edge setup time
tdh(DMM)
3ns
clk falling edge to DATA hold time
Figure 4-29. DMMnENA Timing
Figure 4-29 shows a case with 1 DMM packet per 2 DMMCLK cycles (Mode = Direct Data Mode, data
width = 8, portwidth = 4) where none of the packets received by the DMM are sent out, leading to filling up
of the internal buffers. The DMMnENA signal is shown asserted, after the first two packets have been
received and synchronised to the HCLK domain. Here, the DMM has the capacity to accept packets D4x,
D5x, D6x, D7x. Packet D8 would result in an overflow. Once DMMnENA is asserted, the DMM expects to
stop receiving packets after 4 HCLK cycles; once DMMnENA is de-asserted, the DMM can handle
packets immediately (after 0 HCLK cycles).
120
System Information and Electrical Specifications
Copyright 2012–2013, Texas Instruments Incorporated
相关PDF资料 |
PDF描述 |
|---|---|
| XRT59L91ID-F | IC LIU E1 SGL 3.3V 16SOIC |
| XRT59L921IB | IC LIU E1 21CH 316STBGA |
| XRT72L50IQ-F | IC FRAMER DS3/E3 SGL 100QFP |
| XRT72L52IQTR-F | IC FRAMER DS3/E3 2CH 160QFP |
| XRT72L53IB-F | IC FRAMER DS3/E3 3CH 272PBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XRM48L952PGET | 功能描述:ARM微控制器 - MCU 16/32B RISC Fl. MCU RoHS:否 制造商:STMicroelectronics 核心:ARM Cortex M4F 处理器系列:STM32F373xx 数据总线宽度:32 bit 最大时钟频率:72 MHz 程序存储器大小:256 KB 数据 RAM 大小:32 KB 片上 ADC:Yes 工作电源电压:1.65 V to 3.6 V, 2 V to 3.6 V, 2.2 V to 3.6 V 工作温度范围:- 40 C to + 85 C 封装 / 箱体:LQFP-48 安装风格:SMD/SMT |
| XRM48L952ZWTT | 功能描述:ARM微控制器 - MCU 16/32B RISC Fl. MCU RoHS:否 制造商:STMicroelectronics 核心:ARM Cortex M4F 处理器系列:STM32F373xx 数据总线宽度:32 bit 最大时钟频率:72 MHz 程序存储器大小:256 KB 数据 RAM 大小:32 KB 片上 ADC:Yes 工作电源电压:1.65 V to 3.6 V, 2 V to 3.6 V, 2.2 V to 3.6 V 工作温度范围:- 40 C to + 85 C 封装 / 箱体:LQFP-48 安装风格:SMD/SMT |
| XRMQ108D00 | 制造商:TE Connectivity 功能描述: |
| XRMQ208K005+01 | 制造商:TE Connectivity 功能描述: |
| XRMQ208K00501-01 | 制造商:TE Connectivity 功能描述: |
发布紧急采购，3分钟左右您将得到回复。