参数资料
| 型号： | XRT8001IP-F |
| 厂商： | Exar Corporation |
| 文件页数： | 26/48页 |
| 文件大小： | 0K |
| 描述： | IC WAN CLOCK E1/E1 DUAL 18PDIP |
| 产品变化通告： | XRT obsolescence 05/Mar/2012 |
| 标准包装： | 41 |
| 类型： | 时钟/频率发生器 |
| PLL： | 是 |
| 主要目的： | 以太网（WAN），T1/E1 |
| 输入： | 时钟 |
| 输出： | 时钟 |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:2 |
| 差分 - 输入:输出： | 无/无 |
| 频率 - 最大： | 16.384kHz |
| 电源电压： | 3.3 V ~ 5 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 通孔 |
| 封装/外壳： | 18-DIP（0.300"，7.62mm） |
| 供应商设备封装： | 18-PDIP |
| 包装： | 管件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页当前第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页
XRT8001
32
Rev. 1.01
1.544 MHz or
2.048 MHz
1.544 MHz or
2.048 MHz
CLK1
CLK2
6
13
8 kHz
FIN
3
Figure 19. XRT8001 Reverse/Slave Mode
6.10 Phase relationship between the “FIN” input
and the “CLK1 and CLK2” outputs
The Phase relationship depends upon whether the
XRT8001 is operating in the “Slave” or “Master” Mode.
6.11 Slave Mode:
If the XRT8001 is operating in the “Slave” Mode, then
there is a specific phase relationship between the “FIN”
and the “CLK1, CLK2” outputs. The reasons are as
follows.
For Slave Mode Operation, the XRT8001 accepts a
8kHz clock signal (which it will also synthesize and
output via the SYNC output signal). Each of the two
PLLs (within the XRT8001) will be configured to gener-
ate either a “K x 56kHz” or a “K x 64kHz” clock signal.
Hence, in the “Slave Mode”, the “SYNC” output, is
simply a buffered version of the “FIN” input. Therefore,
generate a “K x 56kHz” clock signal.
the “SYNC” signal is approximately 4ns delayed from
the “FIN” input signal.
Each of the two PLLs “lock” onto the “SYNC” signal, for
frequency synthesis.
This timing relationship (between FIN and the CLK1,
CLK2 signals) depends upon the “CLK1” and “CLK2”
signal frequencies and as listed in the following tables.
NOTES:
1.
Table 9 presents the timing relationship between the
“FIN” and the “CLK1, CLK2” if the PLLs are configured
generate a “K x 64kHz” clock signal.
2.
Table 10 presents the timing relationship between the
“FIN” and the “CLK1, CLK2” if the PLLs are configured to
generate a “K x 56kHz” clock signal.
FIN
CLK2
T
CLK1
or
Figure 20: Timing Relationship between the FIN and the “CLK1/CLK2” outputs
相关PDF资料 |
PDF描述 |
|---|---|
| XRT8010IL-F | IC CLK MULTIPLR LVDS 16QFN |
| XRT8020IL-F | IC CLK MULTIPLR LVDS 16QFN |
| XRT91L31IQ | IC TXRX SONET/SDH 8BIT 64QFP |
| XRT91L33IG-F | IC MULTIRATE CDR 20TSSOP |
| XRT91L34IV-F | IC MULTIRATE CDR QUAD 128LQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XRT8010 | 制造商:EXAR 制造商全称:EXAR 功能描述:312MHZ CLOCK & CRYSTAL MULTIPLIER WITH LVDS OUTPUTS |
| XRT8010ES | 功能描述:锁相环 - PLL RoHS:否 制造商:Silicon Labs 类型:PLL Clock Multiplier 电路数量:1 最大输入频率:710 MHz 最小输入频率:0.002 MHz 输出频率范围:0.002 MHz to 808 MHz 电源电压-最大:3.63 V 电源电压-最小:1.71 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:QFN-36 封装:Tray |
| XRT8010IL | 制造商:EXAR 制造商全称:EXAR 功能描述:312MHZ CLOCK & CRYSTAL MULTIPLIER WITH LVDS OUTPUTS |
| XRT8010IL-F | 功能描述:锁相环 - PLL . . RoHS:否 制造商:Silicon Labs 类型:PLL Clock Multiplier 电路数量:1 最大输入频率:710 MHz 最小输入频率:0.002 MHz 输出频率范围:0.002 MHz to 808 MHz 电源电压-最大:3.63 V 电源电压-最小:1.71 V 最大工作温度:+ 85 C 最小工作温度:- 40 C 封装 / 箱体:QFN-36 封装:Tray |
| XRT8020 | 制造商:EXAR 制造商全称:EXAR 功能描述:650 MHZ CLOCK & CRYSTAL MULTIPLIER WITH LVDS OUTPUTS |
发布紧急采购，3分钟左右您将得到回复。