- 您现在的位置：买卖IC网 > PDF目录206349 > ZPSD401A2V-C-20JI 16K X 16 OTPROM, 40 I/O, PIA-GENERAL PURPOSE, PQCC68 PDF资料下载
参数资料
| 型号： | ZPSD401A2V-C-20JI |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 16K X 16 OTPROM, 40 I/O, PIA-GENERAL PURPOSE, PQCC68 |
| 封装： | PLASTIC, LDCC-68 |
| 文件页数： | 100/128页 |
| 文件大小： | 433K |
| 代理商： | ZPSD401A2V-C-20JI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页当前第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页
PSD4XX Family
69
APD EN Bit
ALE Power
ALE Status
APD Counter
Down Polarity
0
X
Not Counting
1
X
Pulsing
Not Counting
11
1
Counting (Activates Standby
Mode After 15 Clocks)
10
0
Counting (Activates Standby
Mode After 15 Clocks)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
TMR CLK
ZPLD
APD
ALE PD
*
RCLK
ACLK
TURBO
CMISER
ENABLE
Polarity
1 = OFF
1 = ON
1 = HIGH
PMMR0
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
*
***
**
Sleep
APD CLK
Mode
1 = ON
1 = CLKIN
PMMR1
Table 18. Power Management Mode Registers (PMMR0, PMMR1)
Table 19. APD Counter Operation
Bit 0 * = Should be set to High (1) to operate the APD.
Bit 1 0 = ALE Power Down (PD) Polarity Low.
1 = ALE Power Down (PD) Polarity High.
Bit 2 0 = Automatic Power Down (APD) Disable.
1 = Automatic Power Down (APD) Enable.
Bit 3 0 = EPROM/SRAM CMiser is OFF.
1 = EPROM/SRAM CMiser is ON.
Bit 4 0 = ZPLD Turbo is ON. ZPLD is always ON.
1 = ZPLD Turbo is OFF. ZPLD will Power Down when inputs are not changing.
Bit 5 0 = ZPLD Clock Input into the Array from the CLKIN pin input is connected.
Every Clock change will Power Up the ZPLD when Turbo bit is OFF.
1 = ZPLD Clock Input into the Array from the CLKIN pin input is disconnected.
Bit 6 0 = ZPLD Clock Input into the the MacroCell registers from the CLKIN pin input
is connected.
1 = ZPLD Clock Input into the the MacroCell registers from the CLKIN pin input
is disconnected.
Bit 7 * = In the PSD4XX should be set to High (1)
Bit 0
0 = Automatic Power Down Unit Clock is connected to Port E7 (PE7) alternate
function input.
1 = Automatic Power Down Unit Clock is connected to the PSD Clock
input (CLKIN).
Bit 1
0 = Sleep Mode Disabled.
1 = Sleep Mode Enabled.
Bit 2–7 0 = Reserved for future use, should be set to zero.
The PSD4XX
Architecture
(cont.)
相关PDF资料 |
PDF描述 |
|---|---|
| ZPSD411A2V-C-20J | 32K X 8 OTPROM, 40 I/O, PIA-GENERAL PURPOSE, PQCC68 |
| ZPSD411A2-C-15L | 32K X 8 UVPROM, 40 I/O, PIA-GENERAL PURPOSE, CQCC68 |
| ZPSD413A1-C-90JI | 128K X 8 OTPROM, 40 I/O, PIA-GENERAL PURPOSE, PQCC68 |
| ZPSD403A1V-C-20UI | 64K X 16 OTPROM, 40 I/O, PIA-GENERAL PURPOSE, PQFP80 |
| ZPSD411A2-C-70U | 32K X 8 OTPROM, 40 I/O, PIA-GENERAL PURPOSE, PQFP80 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ZPSD401A2V-C-20L | 制造商:STMICROELECTRONICS 制造商全称:STMicroelectronics 功能描述:Low Cost Field Programmable Microcontroller Peripherals |
| ZPSD401A2V-C-20U | 制造商:STMICROELECTRONICS 制造商全称:STMicroelectronics 功能描述:Low Cost Field Programmable Microcontroller Peripherals |
| ZPSD401A2V-C-20UI | 制造商:STMICROELECTRONICS 制造商全称:STMicroelectronics 功能描述:Low Cost Field Programmable Microcontroller Peripherals |
| ZPSD401A2V-C-25J | 制造商:STMICROELECTRONICS 制造商全称:STMicroelectronics 功能描述:Low Cost Field Programmable Microcontroller Peripherals |
| ZPSD401A2V-C-25L | 制造商:STMICROELECTRONICS 制造商全称:STMicroelectronics 功能描述:Low Cost Field Programmable Microcontroller Peripherals |
发布紧急采购，3分钟左右您将得到回复。