- 您现在的位置：买卖IC网 > PDF目录379534 > A54SX08P-PQ208M (Electronic Theatre Controls, Inc.) 54SX Family FPGAs PDF资料下载
参数资料
| 型号： | A54SX08P-PQ208M |
| 厂商： | Electronic Theatre Controls, Inc. |
| 元件分类： | FPGA |
| 英文描述： | 54SX Family FPGAs |
| 中文描述： | 54SX家庭的FPGA |
| 文件页数： | 30/57页 |
| 文件大小： | 415K |
| 代理商： | A54SX08P-PQ208M |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页当前第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页
5 4 S X F a m ily F P G A s
30
v3.1
A 5 4 S X 1 6 P T im ing C ha ra c t e ris t ic s
(c ontinue d)
(Wors t-C a s e C omme rc ia l C onditions , V
C C R
= 4.75 V , V
C C A ,
V
C C I
= 3.0V , T
J
= 70
°
C )
‘–3’ Speed
‘–2’ Speed
‘–1’ Speed
‘Std’ Speed
Parameter
Description
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Units
Dedicated (Hard-Wired) Array Clock Network
t
HCKH
Input LOW to HIGH
(Pad to R-Cell Input)
Input HIGH to LOW
(Pad to R-Cell Input)
Minimum Pulse Width HIGH
Minimum Pulse Width LOW
Maximum Skew
Minimum Period
Maximum Frequency
Routed Array Clock Networks
1.2
1.4
1.5
1.8
ns
t
HCKL
1.2
1.4
1.6
1.9
ns
t
HPWH
t
HPWL
t
HCKSW
t
HP
f
HMAX
1.4
1.4
1.6
1.6
1.8
1.8
2.1
2.1
ns
ns
ns
ns
MHz
0.2
0.2
0.3
0.3
2.7
3.1
3.6
4.2
350
320
280
240
t
RCKH
Input LOW to HIGH (Light Load)
(Pad to R-Cell Input)
Input HIGH to LOW (Light Load)
(Pad to R-Cell Input)
Input LOW to HIGH (50% Load)
(Pad to R-Cell Input)
Input HIGH to LOW (50% Load)
(Pad to R-Cell Input)
Input LOW to HIGH (100% Load)
(Pad to R-Cell Input)
Input HIGH to LOW (100% Load)
(Pad to R-Cell Input)
Min. Pulse Width HIGH
Min. Pulse Width LOW
Maximum Skew (Light Load)
Maximum Skew (50% Load)
Maximum Skew (100% Load)
TTL Output Module Timing
1.6
1.8
2.1
2.5
ns
t
RCKL
1.8
2.0
2.3
2.7
ns
t
RCKH
1.8
2.1
2.5
2.8
ns
t
RCKL
2.0
2.2
2.5
3.0
ns
t
RCKH
1.8
2.1
2.4
2.8
ns
t
RCKL
2.0
2.2
2.5
3.0
ns
t
RPWH
t
RPWL
t
RCKSW
t
RCKSW
t
RCKSW
2.1
2.1
2.4
2.4
2.7
2.7
3.2
3.2
ns
ns
ns
ns
ns
0.5
0.5
0.5
0.5
0.6
0.6
0.5
0.7
0.7
0.7
0.8
0.8
t
DLH
t
DHL
t
ENZL
t
ENZH
t
ENLZ
t
ENHZ
TTL/PCI Output Module Timing
Data-to-Pad LOW to HIGH
Data-to-Pad HIGH to LOW
Enable-to-Pad, Z to L
Enable-to-Pad, Z to H
Enable-to-Pad, L to Z
Enable-to-Pad, H to Z
2.4
2.3
3.0
3.3
2.3
2.8
2.8
2.9
3.4
3.8
2.7
3.2
3.1
3.2
3.9
4.3
3.0
3.7
3.7
3.8
4.6
5.0
3.5
4.3
ns
ns
ns
ns
ns
ns
t
DLH
t
DHL
t
ENZL
t
ENZH
t
ENLZ
t
ENHZ
Data-to-Pad LOW to HIGH
Data-to-Pad HIGH to LOW
Enable-to-Pad, Z to L
Enable-to-Pad, Z to H
Enable-to-Pad, L to Z
Enable-to-Pad, H to Z
1.5
1.9
2.3
1.5
2.7
2.9
1.7
2.2
2.6
1.7
3.1
3.3
2.0
2.4
3.0
1.9
3.5
3.7
2.3
2.9
3.5
2.3
4.1
4.4
ns
ns
ns
ns
ns
ns
相关PDF资料 |
PDF描述 |
|---|---|
| A54SX08P-PQ208PP | LM1881 Video Sync Separator; Package: SOIC NARROW; No of Pins: 8 |
| A54SX08P-TQ208 | LM1881 Video Sync Separator; Package: MDIP; No of Pins: 8; Qty per Container: 40; Container: Rail |
| A54SX08P-TQ208I | LM1894 Dynamic Noise Reduction System DNR®; Package: SOIC NARROW; No of Pins: 14; Qty per Container: 55; Container: Rail |
| A54SX08P-TQ208M | 54SX Family FPGAs |
| A54SX08P-TQ208PP | 54SX Family FPGAs |
相关代理商/技术参数 |
参数描述 |
|---|---|
| A54SX08P-PQ208PP | 制造商:未知厂家 制造商全称:未知厂家 功能描述:54SX Family FPGAs |
| A54SX08-PQ208 | 功能描述:IC FPGA SX 12K GATES 208-PQFP RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:SX 标准包装:40 系列:SX-A LAB/CLB数:6036 逻辑元件/单元数:- RAM 位总计:- 输入/输出数:360 门数:108000 电源电压:2.25 V ~ 5.25 V 安装类型:表面贴装 工作温度:0°C ~ 70°C 封装/外壳:484-BGA 供应商设备封装:484-FPBGA（27X27） |
| A54SX08-PQ208I | 功能描述:IC FPGA SX 12K GATES 208-PQFP RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:SX 标准包装:40 系列:SX-A LAB/CLB数:6036 逻辑元件/单元数:- RAM 位总计:- 输入/输出数:360 门数:108000 电源电压:2.25 V ~ 5.25 V 安装类型:表面贴装 工作温度:0°C ~ 70°C 封装/外壳:484-BGA 供应商设备封装:484-FPBGA（27X27） |
| A54SX08-PQ208M | 制造商:未知厂家 制造商全称:未知厂家 功能描述:54SX Family FPGAs |
| A54SX08-PQ208PP | 制造商:未知厂家 制造商全称:未知厂家 功能描述:54SX Family FPGAs |
发布紧急采购，3分钟左右您将得到回复。