参数资料
| 型号： | AD9540BCPZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 17/32页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK GENERATOR PLL 48-LFCSP |
| 标准包装： | 1 |
| 类型： | 时钟发生器 |
| PLL： | 是 |
| 输入： | 时钟 |
| 输出： | CML，PECL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 2:2 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 655MHz |
| 除法器/乘法器： | 是/无 |
| 电源电压： | 1.71 V ~ 1.89 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 48-VFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 48-LFCSP-VQ（7x7） |
| 包装： | 托盘 |
| 产品目录页面： | 776 (CN2011-ZH PDF) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页当前第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页
AD9540
Rev. A | Page 24 of 32
REGISTER MAP AND DESCRIPTION
Table 4. Register Map
Register
Name
(Serial
Address)
Bit
Range
Bit 7 (MSB)
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0 (LSB)
Default
Value/
Profile
[31:24]
Open1
Open1
Open1
Open1
Open1
STATUS_Error
0x00
[23:16]
Load SRR @
I/O_UPDATE
Auto-
Clear
Freq.
Accum.
Auto-
Clear
Phase
Accum.
Enable
Sine
Output
Clear
Freq.
Accum.
Clear
Phase
Accum.
Open1
Open1
0x00
[15:8]
LSB First
SDI/O
Input
Only
Open1
Open1
Open1
Open1
0x00
Control
Function
Register 1
(CFR1)
(0x00)
[7:0]
Digital
Power-
Down
PFD
Input
Power-
Down
REFIN
Cyrstal
Enable
SYNC_CLK
Out
Disable
Auto
Sync
Multiple
AD9540s
Software
Manual
Sync
Hardware
Manual
Sync
High Speed
Sync Enable
0x00
[39:32]
DAC Power-
Down
Open1
Open1
Open1
Internal
Band Gap
Power-
Down
Internal CML
Driver
DRV_RSET
0x00
[31:24]
Clock Driver Rising Edge [31:29]
Clock Driver Falling Edge Control
[28:26]
PLL Lock
Detect
Enable
PLL Lock
Detect Mode
0x00
[23:16]
RF Divider
Power-
Down
RF Divider
Ratio[22:21]
Clock
Driver
Power-
Down
Clock Driver Input
Select [19:18]
Slew Rate
Control
RF Div CLK1
Mux Bit
0x78
[15:8]
Divider N Control[15:12]
Divider M Control[11:8]
0x00
Control
Function
Register 2
(CFR2)
(0x01)
[7:0]
Open1
CP
Polarity
CP Full PD
CP Quick
PD
CP Current Scale[2:0]
0x07
[23:16]
Rising Delta Frequency Tuning Word [23:16]
0x00
[15:8]
Rising Delta Frequency Tuning Word [15:8]
0x00
Rising Delta
Frequency
Tuning
Word
(RDFTW)
(0x02)
[7:0]
Rising Delta Frequency Tuning Word [7:0]
0x00
[23:16]
Falling Delta Frequency Tuning Word [23:16]
0x00
[15:8]
Falling Delta Frequency Tuning Word [15:8]
0x00
Falling
Delta
Frequency
Tuning
Word
(FDFTW)
(0x03)
[7:0]
Falling Delta Frequency Tuning Word [7:0]
0x00
[15:8]
Rising Sweep Ramp Rate [15:8]
0x00
Rising
Sweep
Ramp Rate
(RSRR)
(0x04)
[7:0]
Rising Sweep Ramp Rate [7:0]
0x00
[15:8]
Falling Sweep Ramp Rate [15:8]
0x00
Falling
Sweep
Ramp Rate
(FSRR)
(0x05)
[7:0]
Falling Sweep Ramp Rate [7:0]
0x00
相关PDF资料 |
PDF描述 |
|---|---|
| X9317WM8IZ | IC XDCP SGL 100TAP 10K 8-MSOP |
| X9317UV8IZ | IC XDCP 100TAP 50K 3-WIRE 8TSSOP |
| M83723/76A20257 | CONN PLUG 25POS STRAIGHT W/PINS |
| M83723/76A20256 | CONN PLUG 25POS STRAIGHT W/PINS |
| X9317UM8IZ | IC XDCP 100TAP 10K 3-WIRE 8-MSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9540BCPZ-REEL | 制造商:AD 制造商全称:Analog Devices 功能描述:655 MHz Low Jitter Clock Generator |
| AD9540BCPZ-REEL7 | 功能描述:IC CLOCK GEN/SYNTHESIZER 48LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:2,000 系列:- 类型:PLL 时钟发生器 PLL:带旁路 输入:LVCMOS，LVPECL 输出:LVCMOS 电路数:1 比率 - 输入:输出:2:11 差分 - 输入:输出:是/无 频率 - 最大:240MHz 除法器/乘法器:是/无 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:32-LQFP 供应商设备封装:32-TQFP（7x7） 包装:带卷 (TR) |
| AD9540PCB | 制造商:AD 制造商全称:Analog Devices 功能描述:655 MHz Low Jitter Clock Generator |
| AD9540-VCO/PCB | 制造商:Analog Devices 功能描述:EVAL BD FOR AD9540 ,655 MHZ LOW JITTER CLOCK GEN - Trays |
| AD9540-VCO/PCBZ | 功能描述:BOARD EVAL CLK GEN SYNTH 48LFCSP RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 标准包装:1 系列:- 主要目的:电信，线路接口单元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要属性:T1/J1/E1 LIU 次要属性:- 已供物品:板，电源，线缆，CD 其它名称:82EBV2081 |
发布紧急采购，3分钟左右您将得到回复。