- 您现在的位置：买卖IC网 > PDF目录1895 > ADAU1373BCBZ-RL (Analog Devices Inc)IC CODEC LP CLASS G HP 81WLCSP PDF资料下载
参数资料
| 型号： | ADAU1373BCBZ-RL |
| 厂商： | Analog Devices Inc |
| 文件页数： | 239/296页 |
| 文件大小： | 0K |
| 描述： | IC CODEC LP CLASS G HP 81WLCSP |
| 标准包装： | 3,000 |
| 类型： | 音频编解码器 |
| 数据接口： | I²C，串行 |
| 分辨率（位）： | 24 b |
| ADC / DAC 数量： | 1 / 2 |
| 三角积分调变： | 是 |
| S/N 比，标准 ADC / DAC (db)： | 96 / 96 |
| 动态范围，标准 ADC / DAC (db)： | 96 / 96 |
| 电压 - 电源，模拟： | 1.62 V ~ 1.98 V |
| 电压 - 电源，数字： | 1.08 V ~ 1.98 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 81-UFBGA，WLCSP |
| 供应商设备封装： | 81-WLCSP（4.05x3.82） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页当前第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页
ADAU1373
Rev. 0 | Page 47 of 296
DPLL
The DPLL consists of a phase comparator, followed by a high-
pass filter and integrators. The following equation shows the
relationship of input-to-output frequency:
fOUT = (fIN/ND) × MD
where:
fOUT is the DPLL output frequency (8 MHz to 27 MHz).
fIN is the DPLL input frequency (8 kHz to 8 MHz).
ND is the divider. It can be set to 1, 2, 4, 8, 16, 32, 64, 128, 256, 512,
or 1024, using Bits[3:0] (DPLLA_NDIV) in Register 0x28 for
DPLLA and Bits[3:0] (DPLLB_NDIV) Register 0x2F for DPLLB.
MD is the multiplier (fixed internally to 1024).
DPLL Divider Example
fIN = 8 kHz
fOUT = 8 MHz
ND = 8 × 1024/8 = 1.024
Setting ND to 1 results in fOUT ≥ 8 MHz. Therefore, ND should
be set to 1.
Core Clock
The core clock is derived directly from the external clock at the
MCLK1 or MCLK2 pins or from the PLL. The PLLA_EN bit for
PLLA (Bit 0 in Address 0x2E) and the PLLB_EN bit for PLLB
(Bit 0 in Address 0x35) can be used to enable or disable the
PLL. Clocks for the converters, the serial ports, and the DSP are
derived from the core clock. The core clock rate is always an
integer multiple of the desired sample rate used inside the part.
Case 1—PLL Bypassed (Using External Clock as Core Clock)
If the PLL is bypassed, the clock available at MCLK1 (Ball C2)
or MCLK2 (Ball D1) is used as the core clock. Therefore, fCORE = fIN.
As the PLL is bypassed, the frequency of the clock at the MCLKx
pins must be set properly, using the clock divider bits, CLK1SDIV,
Bits[5:3], and MCLK1DIV, Bits[2:0], in Register 0x40 for PLLA and
CLK2SDIV, Bits[5:3], and MCLK2DIV, Bits[2:0] in Register 0x42
for PLLB. The required external clock rate can be determined by
the following equation, in which J and K are the clock dividers:
fIN = 256 × fS × (J + 1) × (K + 1)
for external clock rates. Note that clock rates greater than 50 MHz
require careful attention to the clock driver and board layout to
maintain signal integrity.
Be sure that this clock is available to the MCLKx input pins
before enabling the COREN bit (Bit 7, core clock enable) in
Register 0x40.
Case 2—PLL Enabled
The internal PLL can be used to generate the core clock from
the external clock. The internal PLL has two modes of operation:
integer mode and fractional mode. Therefore, fCORE = fPLL.
APLL
The APLL provides the fine resolution required to generate clocks
for the internal blocks. It uses either the clock input at the MCLK1
pin (Ball C2) or a DPLL output as a reference to generate the core
clock. The PLL can be set for either integer or fractional mode.
The PLL multiplier and divider (X, R, M, and N) are programmed
using Register 0x29 to Register 0x2D for PLLA and Register 0x30
to Register 0x34 for PLLB. The PLL can accept input frequencies in
the range of 8 MHz to 27 MHz, either directly from an external
source, if the external clock input is greater than 8 MHz, or from
the DPLL, if the external clock input is within a range of 8 kHz
to 8 MHz. The PLL lock range is 45.158 MHz to 49.152 MHz.
This sets the PLL output frequency based on the sample rate
governed by the following equation:
fPLL = 256 × fS × (J + 1) × (K + 1)
where J, K = 0, 1, 2, …7.
fIN
÷X
TO PLL
CLOCK DIVIDER
× (R + N/M)
08
975
-0
14
Figure 94. APLL Block Diagram
The APLL can be used in either integer mode or fractional mode.
Integer Mode
Integer mode is used when the MCLK frequency is an integer
multiple of the PLL output (1024 × fS) frequency, governed by
the following equation:
fPLL = (R/X) × fIN
where fPLL = 1024 × fS
For example, if fIN = 12.288 MHz and fS = 48 kHz, then
fPLL (PLL Required Output) = 1024 × 48 kHz = 49.152 MHz
R/X = 49.152 MHz/12.288 MHz = 4
Therefore, R and X are set as follows: R = 4, and X = 1 (default).
In integer mode, the values set for N and M are ignored. Table 13
shows common integer PLL parameter settings for fS = 48 kHz
sampling rates.
Fractional Mode
Fractional mode is used when the available MCLK is a fractional
multiple of the desired PLL output; it is governed by the following:
fPLL = fIN × (R + (N/M))/X
For example, MCLK = 12 MHz and fS = 48 kHz.
The PLL output is 1024 × fS.
PLL Output = 1024 × 48 kHz = 49.152 MHz
To find the values of R, N, and M, use the following equation:
fPLL = fIN × (R + (N/M))/X
where fPLL = 49.152, and fIN = 12 MHz.
(R + (N/M))/X = 49.152 MHz/12 MHz = 4 + (12/125)
settings for 44.1 kHz and 48 kHz sampling rates.
相关PDF资料 |
PDF描述 |
|---|---|
| ADAU1381BCPZ | IC AUDIO CODEC STEREO LN 32LFCSP |
| ADAU1761BCPZ-RL | IC SIGMADSP CODEC PLL 32LFCSP |
| ADAU1781BCPZ-RL7 | IC SIGMADSP CODEC LN 32LFCSP |
| ADAU1961WBCPZ-R7 | IC STEREO AUD CODEC LP 32LFCSP |
| ADAU1966WBSTZ | IC DAC 24BIT SPI/I2C 192K 80LQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADAU1381 | 制造商:AD 制造商全称:Analog Devices 功能描述:Low Noise Stereo Codec with Enhanced Recording and Playback Processing |
| ADAU1381BCBZ-RL | 功能描述:IC AUDIO CODEC STEREO LN 30WLCSP RoHS:是 类别:集成电路 (IC) >> 接口 - 编解码器 系列:- 标准包装:2,500 系列:- 类型:立体声音频 数据接口:串行 分辨率（位）:18 b ADC / DAC 数量:2 / 2 三角积分调变:是 S/N 比，标准 ADC / DAC (db):81.5 / 88 动态范围，标准 ADC / DAC (db):82 / 87.5 电压 - 电源，模拟:2.6 V ~ 3.3 V 电压 - 电源，数字:1.7 V ~ 3.3 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-WFQFN 裸露焊盘 供应商设备封装:48-TQFN-EP（7x7） 包装:带卷 (TR) |
| ADAU1381BCBZ-RL7 | 功能描述:IC AUDIO CODEC STEREO LN 30WLCSP RoHS:是 类别:集成电路 (IC) >> 接口 - 编解码器 系列:- 标准包装:2,500 系列:- 类型:立体声音频 数据接口:串行 分辨率（位）:18 b ADC / DAC 数量:2 / 2 三角积分调变:是 S/N 比，标准 ADC / DAC (db):81.5 / 88 动态范围，标准 ADC / DAC (db):82 / 87.5 电压 - 电源，模拟:2.6 V ~ 3.3 V 电压 - 电源，数字:1.7 V ~ 3.3 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-WFQFN 裸露焊盘 供应商设备封装:48-TQFN-EP（7x7） 包装:带卷 (TR) |
| ADAU1381BCPZ | 功能描述:IC AUDIO CODEC STEREO LN 32LFCSP RoHS:是 类别:集成电路 (IC) >> 接口 - 编解码器 系列:- 标准包装:2,500 系列:- 类型:立体声音频 数据接口:串行 分辨率（位）:18 b ADC / DAC 数量:2 / 2 三角积分调变:是 S/N 比，标准 ADC / DAC (db):81.5 / 88 动态范围，标准 ADC / DAC (db):82 / 87.5 电压 - 电源，模拟:2.6 V ~ 3.3 V 电压 - 电源，数字:1.7 V ~ 3.3 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-WFQFN 裸露焊盘 供应商设备封装:48-TQFN-EP（7x7） 包装:带卷 (TR) |
| ADAU1381BCPZ-RL | 功能描述:IC AUDIO CODEC STEREO LN 32LFCSP RoHS:是 类别:集成电路 (IC) >> 接口 - 编解码器 系列:- 标准包装:2,500 系列:- 类型:立体声音频 数据接口:串行 分辨率（位）:18 b ADC / DAC 数量:2 / 2 三角积分调变:是 S/N 比，标准 ADC / DAC (db):81.5 / 88 动态范围，标准 ADC / DAC (db):82 / 87.5 电压 - 电源，模拟:2.6 V ~ 3.3 V 电压 - 电源，数字:1.7 V ~ 3.3 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-WFQFN 裸露焊盘 供应商设备封装:48-TQFN-EP（7x7） 包装:带卷 (TR) |
发布紧急采购，3分钟左右您将得到回复。