- 您现在的位置：买卖IC网 > PDF目录1895 > ADAU1373BCBZ-RL (Analog Devices Inc)IC CODEC LP CLASS G HP 81WLCSP PDF资料下载
参数资料
| 型号： | ADAU1373BCBZ-RL |
| 厂商： | Analog Devices Inc |
| 文件页数： | 252/296页 |
| 文件大小： | 0K |
| 描述： | IC CODEC LP CLASS G HP 81WLCSP |
| 标准包装： | 3,000 |
| 类型： | 音频编解码器 |
| 数据接口： | I²C，串行 |
| 分辨率（位）： | 24 b |
| ADC / DAC 数量： | 1 / 2 |
| 三角积分调变： | 是 |
| S/N 比，标准 ADC / DAC (db)： | 96 / 96 |
| 动态范围，标准 ADC / DAC (db)： | 96 / 96 |
| 电压 - 电源，模拟： | 1.62 V ~ 1.98 V |
| 电压 - 电源，数字： | 1.08 V ~ 1.98 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 81-UFBGA，WLCSP |
| 供应商设备封装： | 81-WLCSP（4.05x3.82） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页当前第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页
ADAU1373
Rev. 0 | Page 59 of 296
The DRCs consist of both peak and rms signal detectors.
Either the peak or the rms detector can be assigned for noise gate,
compressor/expander, and limiter. Bits[5:3] in Register 0x8D,
Register 0x9D, and Register 0xAD are provided for selecting the
detectors, as follows:
The DRCNGSRC bit (Bit 5) can be used for selecting the
noise gate detector.
The DRCCESRC bit (Bit 4) can be used for selecting the
compressor/expander detector.
The DRCLMSRC bit (Bit 3) can be used for selecting the
limiter detector.
The DRC can be set to function as limiter, compressor,
expander, or noise gate. See Figure 107 for the input/output plot
showing the various modes of operation of the DRC.
The DRC allows flexibility in setting up the thresholds, as well
as attack and release time controls. The DRC allows independent
adjustment of the thresholds by providing control of the x-axis
and y-axis using Register 0x82 to Register 0x89 for DRC1,
Register 0x92 to Register 0x99 for DRC2, and Register 0xA2
to Register 0xA9 for DRC3. Bit DRCTHX1 to Bit DRCTHX4 in
these registers can be used to set the input level threshold point
on the x-axis, and Bit DRCTHY1 to Bit DRCTHY4 can be used
to set the output level point on the y-axis. The available range is
96 dB to 0 dB for each threshold.
OUTPUT
DRCTHY1
DRCTHY2
DRCTHY3
DRCTHY4
LIMITER
COMPRESSOR
POINT1
POINT2
POINT3
POINT4
EXPANDER
NOISE GATE
INPUT
DRCTHX4 DRCTHX3
DRCTHX2 DRCTHX1
08
975-
040
Figure 107. DRC Output vs. Input Plot
The DRC gain can be set using the DRCG bits (Bits[5:2]) in
Register 0x8C, Register 0x9C, and Register 0xAC. The range
available is 24 dB to +21 dB. See Table 19 for a listing of the
DRC detector selection registers and bits and their functions.
Table 20 lists the registers and bits that control the dynamic
behavior of the DRC.
Table 19. DRC Setting Bits and Functions
Register Address
Bits
Bit Name
Description
0x8C, 0x9C, 0xAC
[5:2]
DRCG
Sets the DRC gain; available range is from 24 dB to +21 dB.
0x8D, 0x9D, 0xAD
7
DRCNGTGT
Sets the DRC noise gate target.
0x8D, 0x9D, 0xAD
6
DRCNGHDEN
Enables or disables the DRC noise gate recovery hold.
0x8D, 0x9D, 0xAD
5
DRCNGSRC
Selects the DRC noise gate level detector; selects either rms or peak detector.
0x8D, 0x9D, 0xAD
4
DRCCESRC
Selects the DRC compressor/expander level detector; selects either rms or peak detector.
0x8D, 0x9D, 0xAD
3
DRCLMSRC
Selects the DRC limiter level detector; selects either rms or peak detector.
0x8D, 0x9D, 0xAD
2
DRCNGEN
Noise gate enable control; provides independent noise gate control.
0x8D, 0x9D, 0xAD
[1:0]
DRCEN
DRC enable control; enables or disables the DRC. The input source for the DRC can be
selected as left channel, right channel, or both.
Table 20. DRC Dynamic Behavior Control
Register Address
Bits
Bit Name
Description
0x80, 0x90, 0xA0
[3:0]
DRCLELTAV
Sets rms signal detector averaging time. Available range is from 750 μs to 24.576 sec.
0x81, 0x91, 0xA1
[7:4]
DRCLELATT
Sets DRC attack time. Available range is 46.875 μs to 1.536 sec.
0x81, 0x91, 0xA1
[3:0]
DRCLELDEC
Sets DRC decay (release) time. Available range is 0.75 ms to 24.576 sec.
0x8A, 0x9A, 0xAA
[7:4]
DRCGSATT
Sets DRC gain smooth attack time. Available range is 46.875 μs to 1.536 sec.
0x8A, 0x9A, 0xAA
[3:0]
DRCGSDEC
Sets DRC gain smooth decay time. Available range is 0.75 ms to 24.576 sec.
0x8B, 0x9B, 0xAB
[7:4]
DRCHTNOR
Sets DRC normal operation hold time. Available range is from 0 ms up to 1.37 sec; value
increments by 2× the previous value, beginning with 0.67 ms.
0x8B, 0x9B, 0xAB
[3:0]
DRCHTNG
Sets DRC noise gate hold time. Available range is from 0 ms up to 1.37 sec; value increments by
2× the previous value, beginning with 0.67 ms.
相关PDF资料 |
PDF描述 |
|---|---|
| ADAU1381BCPZ | IC AUDIO CODEC STEREO LN 32LFCSP |
| ADAU1761BCPZ-RL | IC SIGMADSP CODEC PLL 32LFCSP |
| ADAU1781BCPZ-RL7 | IC SIGMADSP CODEC LN 32LFCSP |
| ADAU1961WBCPZ-R7 | IC STEREO AUD CODEC LP 32LFCSP |
| ADAU1966WBSTZ | IC DAC 24BIT SPI/I2C 192K 80LQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADAU1381 | 制造商:AD 制造商全称:Analog Devices 功能描述:Low Noise Stereo Codec with Enhanced Recording and Playback Processing |
| ADAU1381BCBZ-RL | 功能描述:IC AUDIO CODEC STEREO LN 30WLCSP RoHS:是 类别:集成电路 (IC) >> 接口 - 编解码器 系列:- 标准包装:2,500 系列:- 类型:立体声音频 数据接口:串行 分辨率（位）:18 b ADC / DAC 数量:2 / 2 三角积分调变:是 S/N 比，标准 ADC / DAC (db):81.5 / 88 动态范围，标准 ADC / DAC (db):82 / 87.5 电压 - 电源，模拟:2.6 V ~ 3.3 V 电压 - 电源，数字:1.7 V ~ 3.3 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-WFQFN 裸露焊盘 供应商设备封装:48-TQFN-EP（7x7） 包装:带卷 (TR) |
| ADAU1381BCBZ-RL7 | 功能描述:IC AUDIO CODEC STEREO LN 30WLCSP RoHS:是 类别:集成电路 (IC) >> 接口 - 编解码器 系列:- 标准包装:2,500 系列:- 类型:立体声音频 数据接口:串行 分辨率（位）:18 b ADC / DAC 数量:2 / 2 三角积分调变:是 S/N 比，标准 ADC / DAC (db):81.5 / 88 动态范围，标准 ADC / DAC (db):82 / 87.5 电压 - 电源，模拟:2.6 V ~ 3.3 V 电压 - 电源，数字:1.7 V ~ 3.3 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-WFQFN 裸露焊盘 供应商设备封装:48-TQFN-EP（7x7） 包装:带卷 (TR) |
| ADAU1381BCPZ | 功能描述:IC AUDIO CODEC STEREO LN 32LFCSP RoHS:是 类别:集成电路 (IC) >> 接口 - 编解码器 系列:- 标准包装:2,500 系列:- 类型:立体声音频 数据接口:串行 分辨率（位）:18 b ADC / DAC 数量:2 / 2 三角积分调变:是 S/N 比，标准 ADC / DAC (db):81.5 / 88 动态范围，标准 ADC / DAC (db):82 / 87.5 电压 - 电源，模拟:2.6 V ~ 3.3 V 电压 - 电源，数字:1.7 V ~ 3.3 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-WFQFN 裸露焊盘 供应商设备封装:48-TQFN-EP（7x7） 包装:带卷 (TR) |
| ADAU1381BCPZ-RL | 功能描述:IC AUDIO CODEC STEREO LN 32LFCSP RoHS:是 类别:集成电路 (IC) >> 接口 - 编解码器 系列:- 标准包装:2,500 系列:- 类型:立体声音频 数据接口:串行 分辨率（位）:18 b ADC / DAC 数量:2 / 2 三角积分调变:是 S/N 比，标准 ADC / DAC (db):81.5 / 88 动态范围，标准 ADC / DAC (db):82 / 87.5 电压 - 电源，模拟:2.6 V ~ 3.3 V 电压 - 电源，数字:1.7 V ~ 3.3 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-WFQFN 裸露焊盘 供应商设备封装:48-TQFN-EP（7x7） 包装:带卷 (TR) |
发布紧急采购，3分钟左右您将得到回复。