参数资料
| 型号： | ADSP-21992YBC |
| 厂商： | Analog Devices Inc |
| 文件页数： | 25/60页 |
| 文件大小： | 0K |
| 描述： | IC DSP CTLR 16BIT 196CSPBGA |
| 标准包装： | 1 |
| 系列： | ADSP-21xx |
| 类型： | 定点 |
| 接口： | SPI，SSP |
| 时钟速率： | 150MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 128kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 2.50V |
| 工作温度： | -40°C ~ 125°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 196-BGA |
| 供应商设备封装： | 196-MBGA（15x15） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页当前第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页
ADSP-21992
Rev. A
|
Page 31 of 60
|
August 2007
Clock In and Clock Out Cycle Timing
binations of CLKIN and clock multipliers must not select
core/peripheral clocks in excess of 160 MHz/80 MHz for the
ADSP-21992BST, 150 MHz/75 MHz for both the
ADSP-21992BBC and ADSP-21992YBC, and 100 MHz/50 MHz
for the ADSP-21992YST, when the peripheral clock rate is one-
half the core clock rate. If the peripheral clock rate is equal to the
core clock rate, the maximum peripheral clock rate is 80 MHz
for the ADSP-21992BST, 75 MHz for ADSP-21992BBC and
ADSP-21992YBC, and 50 MHz for the ADSP-21992YST. The
peripheral clock is supplied to the CLKOUT pins.
When changing from bypass mode to PLL mode, allow 512
HCLK cycles for the PLL to stabilize.
Table 17. Clock In and Clock Out Cycle Timing
Parameter
Min
Max
Unit
Timing Requirements
tCK
CLKIN Period1, 2
10
200
ns
tCKL
CLKIN Low Pulse
4.5
ns
tCKH
CLKIN High Pulse
4.5
ns
tWRST
RESET Asserted Pulse Width Low
200tCLKOUT
ns
tMSS
MSELx/BYPASS Stable Before RESET Deasserted Setup
40
μs
tMSH
MSELx/BYPASS Stable After RESET Deasserted Hold
1000
ns
tMSD
MSELx/BYPASS Stable After RESET Asserted
200
ns
tPFD
Flag Output Disable Time After RESET Asserted
10
ns
Switching Characteristics
tCKOD
CLKOUT Delay from CLKIN
0
5.8
ns
tCKO
CLKOUT Period3
12.5
ns
1 In clock multiplier mode and MSEL6–0 set for 1:1 (or CLKIN = CCLK), tCK = tCCLK.
2 In bypass mode, tCK = tCCLK.
3 CLKOUT jitter can be as great as 8 ns when CLKOUT frequency is less than 20 MHz. For frequencies greater than 20 MHz, jitter is less than 1 ns.
相关PDF资料 |
PDF描述 |
|---|---|
| ADSP-3PARCBF548M01 | MODULE BOARD BF548 |
| ADSP-BF506KSWZ-4F | IC DSP 12BIT 400MHZ 120LQFP |
| ADSP-BF518BSWZ-4F4 | IC DSP 16/32B 400MHZ LP 176LQFP |
| ADSP-BF526KBCZ-4C2 | IC DSP CTRLR 400MHZ 289CSPBGA |
| ADSP-BF535PKB-350 | IC DSP CONTROLLER 16BIT 260 BGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-21992YST | 制造商:Analog Devices 功能描述: |
| ADSP-21BT101JST | 制造商:Analog Devices 功能描述: |
| ADSP21CSP01BS200 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| ADSP21CSP01KS200 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| ADSP-21MOD810-000 | 制造商:Analog Devices 功能描述: |
发布紧急采购，3分钟左右您将得到回复。