参数资料
| 型号： | ADSP-21992YBC |
| 厂商： | Analog Devices Inc |
| 文件页数： | 29/60页 |
| 文件大小： | 0K |
| 描述： | IC DSP CTLR 16BIT 196CSPBGA |
| 标准包装： | 1 |
| 系列： | ADSP-21xx |
| 类型： | 定点 |
| 接口： | SPI，SSP |
| 时钟速率： | 150MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 128kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 2.50V |
| 工作温度： | -40°C ~ 125°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 196-BGA |
| 供应商设备封装： | 196-MBGA（15x15） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页当前第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页
ADSP-21992
Rev. A
|
Page 35 of 60
|
August 2007
External Port Write Cycle Timing
The external port lets systems extend read/write accesses in
three ways: wait states, ACK input, and combined wait states
and ACK. To add waits with ACK, the DSP must see ACK low
at the rising edge of EMI clock. ACK low causes the DSP to wait,
and the DSP requires two EMI clock cycles after ACK goes high
to finish the access. For more information, see the External Port
chapter in the ADSP-2199x DSP Hardware Reference.
Table 20. External Port Write Cycle Timing
Parameter
Min
Max
Unit
Timing Requirements1, 2
tAKW
ACK Strobe Pulse Width
12.5
ns
tDWSAK
ACK Delay from XMS Low
0.5tEMICLK – 1
ns
Switching Characteristics
tCSWS
Chip Select Asserted to WR Asserted Delay
0.5tEMICLK – 4
ns
tAWS
Address Valid to WR Setup and Delay
0.5tEMICLK – 3
ns
tWSCS
WR Deasserted to Chip Select Deasserted
0.5tEMICLK – 4
ns
tWSA
WR Deasserted to Address Invalid
0.5tEMICLK – 3
ns
tWW
WR Strobe Pulse Width
tEMICLK–2 + W
3
ns
tCDA
WR to Data Enable Access Delay
0
ns
tCDD
WR to Data Disable Access Delay
0.5tEMICLK – 3
0.5tEMICLK + 4
ns
tDSW
Data Valid to WR Deasserted Setup
tEMICLK + 1 + W
3
tEMICLK + 7 + W
3
ns
tDHW
WR Deasserted to Data Invalid Hold Time; E_WHC4, 5
3.4
ns
tDHW
WR Deasserted to Data Invalid Hold Time; E_WHC4, 6
tEMICLK+3.4
ns
tWWR
WR Deasserted to WR, RD Asserted
tHCLK
ns
1 tEMICLK is the external memory interface clock period. tHCLK is the peripheral clock period.
2 These are timing parameters that are based on worst-case operating conditions.
3 W = (number of wait states specified in wait register)
tEMICLK.
4 Write hold cycle memory select control registers (MS 3 CTL).
5 Write wait state count (E_WHC) = 0
6 Write wait state count (E_WHC) = 1
相关PDF资料 |
PDF描述 |
|---|---|
| ADSP-3PARCBF548M01 | MODULE BOARD BF548 |
| ADSP-BF506KSWZ-4F | IC DSP 12BIT 400MHZ 120LQFP |
| ADSP-BF518BSWZ-4F4 | IC DSP 16/32B 400MHZ LP 176LQFP |
| ADSP-BF526KBCZ-4C2 | IC DSP CTRLR 400MHZ 289CSPBGA |
| ADSP-BF535PKB-350 | IC DSP CONTROLLER 16BIT 260 BGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-21992YST | 制造商:Analog Devices 功能描述: |
| ADSP-21BT101JST | 制造商:Analog Devices 功能描述: |
| ADSP21CSP01BS200 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| ADSP21CSP01KS200 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| ADSP-21MOD810-000 | 制造商:Analog Devices 功能描述: |
发布紧急采购，3分钟左右您将得到回复。