- 您现在的位置：买卖IC网 > PDF目录16699 > AFE7222EVM (Texas Instruments)EVAL MODULE FOR AFE7222 PDF资料下载
参数资料
| 型号： | AFE7222EVM |
| 厂商： | Texas Instruments |
| 文件页数： | 88/106页 |
| 文件大小： | 0K |
| 描述： | EVAL MODULE FOR AFE7222 |
| 标准包装： | 1 |
| 主要目的： | 接口，模拟前端（AFE） |
| 嵌入式： | 否 |
| 已用 IC / 零件： | AFE7222 |
| 已供物品： | 板 |
| 其它名称： | 296-30300 AFE7222EVM-ND |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页当前第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页
ADC_DCLKOUT
ADCDATA <11:0>
A
B
A
B
A
B
ADC_DCLKOUT
ADCDATA <11:0>
A
B
A
th
tsu
th
tsu
tCLK
SLOS711B – NOVEMBER 2011 – REVISED MARCH 2012
Table 10-2 shows the maximum frequency of operation of various clocks of AFE7225 in CMOS interface
mode (by default after reset, AFE722x operates in CMOS interface mode for both RX and TX path).
Table 10-2. Maximum Interface Rates in CMOS Mode
RX PATH
Decimation Factor
Low Power CMOS Mode
Max ADC Sampling Clock
(register bits
Max ADC_DCLKOUT
Max Parallel Output Data Rate
(register bit
(ADC_CLK(1))
RX_DEC_FIL_EN,
MHz
Mbps, per pin
MODE_LP_CMOS)
MHz
RX_DEC_FIL_EN_SRC)
1
105
210
Disabled (default)
105
2
52.5
105
1
40
80
Enabled
40
2
20
40
TX PATH
Interpolation Factor
Max DAC Output Clock
(register bits
Max DAC_DCLKIN
Max Parallel Input Data Rate
(DAC_CLK(1))
TX_INT_MODE(1:0),
MHz
Mbps, per pin
MHz
TX_INT_MODE_SRC)
1
130
260
2
130
65
130
4
32.5
65
(1)
ADC_CLK and DAC_CLK are derived from clocks on CLKINP and CLKINN (differential clock, a single-ended clock or two independent
single-ended clocks). See Clocking section for details. For Full-Duplex operation requiring two single-ended clocks, see section Full
10.1 PARALLEL CMOS ADC RX DATA
The 12-bit ADC-A and ADC-B data is interleaved (A then B) into one 12-bit word on pins
ADCDATA0:ADCDATA11 at twice the rate of each pattern with a DDR clock (data transitions on rising
and falling edges). This can be quadrature data or two independent receive channels. Note that in the
default RX CMOS mode, the edges of the ADC_DCLKOUT are aligned in the middle of the data window.
Figure 10-1. RX CMOS Interleaved Output
10.2 TIMING INFORMATION FOR PARALLEL CMOS ADC RX DATA
tCLK = Time period of ADC output data clock (same as time period of ADC sampling clock when decimation is set to
1).
Figure 10-2. RX CMOS Output Timing
82
DIGITAL INTERFACE
Copyright 2011–2012, Texas Instruments Incorporated
相关PDF资料 |
PDF描述 |
|---|---|
| ECE-V1EA100NP | CAP ALUM 10UF 25V 20% SMD |
| 0210491116 | CABLE JUMPER 1.25MM .305M 39POS |
| UPM1J270MED1TD | CAP ALUM 27UF 63V 20% RADIAL |
| RNF-100-1-1/4-RD-SP | HEAT SHRINK TUBING |
| RNF-100-1-1/4-BU-SP | HEAT SHRINK TUBING |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AFE7222IRGC25 | 功能描述:射频前端 Dual 12B,65MSPS ADC RoHS:否 制造商:Skyworks Solutions, Inc. 类型: 工作频率:2.4 GHz, 5 GHz 最大数据速率:54 Mbps 噪声系数: 工作电源电压:3.3 V 电源电流:180 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-32 |
| AFE7222IRGCR | 功能描述:射频前端 Dual 12B,65MSPS ADC RoHS:否 制造商:Skyworks Solutions, Inc. 类型: 工作频率:2.4 GHz, 5 GHz 最大数据速率:54 Mbps 噪声系数: 工作电源电压:3.3 V 电源电流:180 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-32 |
| AFE7222IRGCT | 功能描述:射频前端 Dual 12B,65MSPS ADC RoHS:否 制造商:Skyworks Solutions, Inc. 类型: 工作频率:2.4 GHz, 5 GHz 最大数据速率:54 Mbps 噪声系数: 工作电源电压:3.3 V 电源电流:180 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-32 |
| AFE7225 | 制造商:TI 制造商全称:Texas Instruments 功能描述:Analog Front End Wideband Mixed-Signal Transceiver |
| AFE7225EVM | 功能描述:射频开发工具 AFE7225 Eval Mod RoHS:否 制造商:Taiyo Yuden 产品:Wireless Modules 类型:Wireless Audio 工具用于评估:WYSAAVDX7 频率: 工作电源电压:3.4 V to 5.5 V |
发布紧急采购，3分钟左右您将得到回复。