参数资料
| 型号： | CDB8422 |
| 厂商： | Cirrus Logic Inc |
| 文件页数： | 17/46页 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL FOR CS8422 RCVR |
| 标准包装： | 1 |
| 主要目的： | 音频，采样率转换器 |
| 嵌入式： | 是，FPGA / CPLD |
| 已用 IC / 零件： | CS8422 |
| 主要属性： | PCM，IEC-60958，AES3/EBU，S/PDIF，以及 XLR 输入，RCA 同轴和光学 S/PDIF 输出 |
| 次要属性： | 28 ~ 216 kHz 采样率范围，输入/输出率范围从 6:1 至 1:6 |
| 已供物品： | 板 |
| 产品目录页面： | 759 (CN2011-ZH PDF) |
| 相关产品： | 598-1732-ND - IC SAMPLE RATE CONVERTER 32QFN |
| 其它名称： | 598-1568 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页当前第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页
CDB8422
2.4
FPGA Register Quick Reference
This table shows the register names and their associated default values.
Adr
Name
7
6
5
4
3
2
1
0
01h Rev_ID RevID7 RevID6 RevID5 RevID4 RevID3 RevID2 RevID1 RevID0
02h Mclk_Ctl Reserved SAO2_Mclk SAO1_Mclk AUX_Mclk Reserved Reserved Reserved DUT_RST
03h Subclk_Ctl TDM_SEL Reserved SAI_MS1 SAI_MS0
SAO2_MS1 SAO2_MS0 SAO1_MS1 SAO1_MS0
04h CS8406 Ctl 1 HWCK1 HWCK0 VBIT_IN UBIT_IN
TCBL CBIT_INT SFMT1 SFMT0
05h CS8406 Ctl 2 Reserved Reserved Reserved Reserved
Reserved Reserved 8406_RST AUDIOb
2.5
2.5.1
FPGA Register Descriptions
All registers are read/write unless otherwise stated. All “Reserved” bits must maintain their default state.
Code Revision ID (Address 01h) - Read Only
7
RevID7
6
RevID6
5
RevID5
4
RevID4
3
RevID3
2
RevID2
1
RevID1
0
RevID0
Function:
This register identifies the revision of the FPGA code. This register is read-only.
2.5.2
MCLK Control (Address 02h)
7
Reserved
6
SAO2_Mclk
5
SAO1_Mclk
4
AUX_Mclk
3
Reserved
2
HDR_AD1
1
HDR_AD0
0
DUT_RST
2.5.2.1
SAO2 HDR MCLK Source (SAO2_Mclk)
Default = 0
Function:
This bit controls the source of the MCLK signal sent to the SAO2 header J25. If the auxiliary source is
used, see Section 2.5.2.3 for options.
SAO2_Mclk Setting
SAO2 HDR MCLK Source
0 ..........................................CS8422 RMCK.
1 ..........................................AUX MCLK.
2.5.2.2
SAO1 HDR and CS8406 MCLK Source (SAO1_Mclk)
Default = 0
Function:
This bit controls the source of the MCLK signal sent to the SAO1 header J24 and the CS8406’s OMCK
pin. If the auxiliary source is used, see Section 2.5.2.3 for options.
SAO1_Mclk Setting
SAO1 HDR and CS8406 MCLK Source
0 ..........................................CS8422 RMCK.
1 ..........................................AUX MCLK.
DS692DB2
17
相关PDF资料 |
PDF描述 |
|---|---|
| CDB8952T | BOARD EVAL FOR CS8952 |
| CDCE906-706PERFEVM | EVAL MOD PERFORMANCE CDCE906/706 |
| CEVAL-033 | BOARD EVAL FOR CVCO33 .3"X.3" |
| CF37S | COVER FLANGE 37POS FEMALE |
| CG0402MLC-05LG | SUPPRESSOR ESD 5VDC 0402 SMD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CDB8427 | 功能描述:音频 IC 开发工具 Eval Bd 96kHz Dig. Audio Transcvr RoHS:否 制造商:Texas Instruments 产品:Evaluation Kits 类型:Audio Amplifiers 工具用于评估:TAS5614L 工作电源电压:12 V to 38 V |
| CDB8952 | 制造商:Cirrus Logic 功能描述:NOT RECOMMENDED FOR NEW DESIGNS - USE CDB8952T - Bulk 制造商:Cirrus Logic 功能描述:Tools Development kit Kit Con |
| CDB8952T | 功能描述:以太网开发工具 Eval Bd 100BASE-TX/ 10BASE-T Transceiver RoHS:否 制造商:Micrel 产品:Evaluation Boards 类型:Ethernet Transceivers 工具用于评估:KSZ8873RLL 接口类型:RMII 工作电源电压: |
| CDB-9PF | 制造商:HRS 制造商全称:HRS 功能描述:CD CRIMP TYPE CONNECTOR |
| CDB-9SF | 制造商:HRS 制造商全称:HRS 功能描述:CD CRIMP TYPE CONNECTOR |
发布紧急采购，3分钟左右您将得到回复。