- 您现在的位置：买卖IC网 > PDF目录380086 > CS6403-IL (CIRRUS LOGIC INC) Echo-Cancelling Codec PDF资料下载
参数资料
| 型号： | CS6403-IL |
| 厂商： | CIRRUS LOGIC INC |
| 元件分类： | 编解码器 |
| 英文描述： | Echo-Cancelling Codec |
| 中文描述： | A/MU-LAW, PCM CODEC, PQCC44 |
| 封装： | PLASTIC, LCC-44 |
| 文件页数： | 31/54页 |
| 文件大小： | 761K |
| 代理商： | CS6403-IL |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页当前第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页
RESERVED2 - PIN 12Q, 18L
Must be grounded in normal operation.
RESERVED3 - PIN 5Q, 11L
Must be grounded in normal operation.
RESERVED4 - PIN 16Q, 22L
Must be grounded in normal operation.
RESERVED5 - PIN 36Q, 42L
Must be grounded in normal operation.
RESERVED6 - PIN 17Q, 23L
Must be grounded in normal operation.
Mode Control
CONFIG - Configuration-control input, PIN 11Q, 17L
CONFIG is used in conjunction with other configuration-control pins to control operating mode
(see Table 2). Serial data is 16-bits long in Mode 2 if CONFIG is high, 8-bits if CONFIG is
low.
SCLK_RATE0 - SCLK frequency control, PIN 29Q, 35L
Used in conjunction with SCLK_RATE1 to set the SCLK frequency when the CS6403 is a
timing slave. Possible frequencies are 2.048 MHz, 1.024 MHz, and 256 kHz, for
SCLK_RATE1:SCLK_RATE0 being 11, 10, and 00, respectively. However, if the CS6403 is a
timing master (i.e., SMASTER is high), the SCLK frequency may only be 2.048 MHz, so in
this case, SCLK_RATE0 must be high.
SCLK_RATE1 - SCLK frequency control, PIN 30Q, 36L
Used in conjunction with SCLK_RATE0 to set the SCLK frequency when the CS6403 is a
timing slave. Possible frequencies are 2.048 MHz, 1.024 MHz, and 256 kHz, for
SCLK_RATE1:SCLK_RATE0 being 11, 10, and 00, respectively. However, if the CS6403 is a
timing master (i.e., SMASTER is high), the SCLK frequency may only be 2.048 MHz, so in
this case, SCLK_RATE1 must be high.
SFRAME - SSYNC frame/pulse control, PIN 1Q, 7L
If SFRAME is high, SYNCOUT is high during serial data transactions. If SFRAME is low,
SYNCOUT is pulsed high for one SCLK period before the start of a serial-data transaction.
CS6403
DS192PP6
31
相关PDF资料 |
PDF描述 |
|---|---|
| CS6403-IQ | Echo-Cancelling Codec |
| CS6420 | FULL DUPLEX SPEAKERPHONE CHIP |
| CS6420-CS | FULL DUPLEX SPEAKERPHONE CHIP |
| CS6422-IS | Enhanced Full-Duplex Speakerphone IC |
| CS6422-ISZ | Enhanced Full-Duplex Speakerphone IC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CS6403-IQ | 制造商:CIRRUS 制造商全称:Cirrus Logic 功能描述:Echo-Cancelling Codec |
| CS640525 | 功能描述:DIODE MOD FST-REC SGL 500V 250A RoHS:否 类别:半导体模块 >> 二极管，整流器 系列:- 标准包装:10 系列:- 电压 - 在 If 时为正向 (Vf)（最大）:1.45V @ 30A 电流 - 在 Vr 时反向漏电:15µA @ 400V 电流 - 平均整流 (Io)（每个二极管）:30A 电压 - (Vr)（最大）:400V 反向恢复时间(trr):65ns 二极管类型:标准 速度:快速恢复 = 200mA（Io） 二极管配置:2 个独立式 安装类型:底座安装 封装/外壳:ISOTOP 供应商设备封装:ISOTOP? 包装:管件 |
| CS6405AM | 制造商:Cypress Semiconductor 功能描述: |
| CS6410-000 | 制造商:TE Connectivity 功能描述:MT-LWA-.188-X-STK |
| CS6410AM | 制造商:Cypress Semiconductor 功能描述: |
发布紧急采购，3分钟左右您将得到回复。